我知道,我对与电子有关的所有事情都很着迷,但不论从哪个角度看,今天的现场可编程门阵列(FPGA),都显得“鹤立鸡群”,真是非常棒的器件。如果在这个智能时代,在这个领域,想拥有一技之长的你还没有关注FPGA,那么世界将抛弃你,时代将抛弃你。
尽量用硬核,比如硬件乘法器,这个应该都知道。
结构上的pipeline,简言之就是“拆",最极端的情形是拆到源和目的Reg间只有基本的组合逻辑门,比如说~a & b之类...;当然FPGA里实际不必这样,打个比方,两个xbit的数据做比较,若芯片内是4输入LUT,若有pipeline的必要,那么流水级最多用[log4(x)]+1就够了。
系统上的流水,也就是打拍,副作用是带来latency;这是最常见的方式之一,但有的情形下不允许。
异步, 划分不同时钟域;比如说系统主体可以工作在100M-,特定的子系统要求必须工作在300M+,那么可以将特定模块划分到不同的时钟域里;但异步时钟域不宜太多。
综合时使用retiming,duplication;physical synthesis优化,现在的综合器这方面已经足够聪明了。
预算允许可使用速度更快的芯片;这个也许是实现 “不修改RTL又时序收敛” 的最可能的方式。
-
FPGA
+关注
关注
1626文章
21673浏览量
601925 -
时序优化
+关注
关注
0文章
4浏览量
1447
原文标题:FPGA时序优化简单窍门
文章出处:【微信号:ALIFPGA,微信公众号:FPGA极客空间】欢迎添加关注!文章转载请注明出处。
发布评论请先 登录
相关推荐
评论