Xilinx Zynq™-7000
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
Xilinx
+关注
关注
73文章
2205浏览量
131819 -
Zynq
+关注
关注
10文章
632浏览量
49566
发布评论请先 登录
相关推荐
热点推荐
FPGA硬件设计之ZYNQ外围DDR介绍
由于ZYNQ-PS端的BANK502基本就是为DDR设计的，所以原理图设计非常简单：几乎就是PIN TO PIN连接。
如何在Zynq UltraScale+ MPSoC平台上通过JTAG启动嵌入式Linux镜像
在之前文章中，我们介绍了如何使用 XSCT 工具通过 JTAG 在 Zynq SoC 上启动嵌入式 Linux 镜像（从 JTAG 启动 Zynq-7000 嵌入式 Linux：使用 XSCT 全
Zynq全可编程片上系统详解
Zynq 是由赛灵思(Xilinx，现为 AMD 的一部分)推出的一系列全可编程片上系统。它的革命性创新在于，它不是传统的 FPGA，也不是传统的处理器，而是将高性能的 ARM Cortex-A 系列处理器与传统的 FPGA 可编程逻辑紧密地集成在单一芯片上。
如何在ZYNQ本地部署DeepSeek模型
一个将最小号 DeepSeek 模型部署到 AMD Zynq UltraScale+ MPSoC 处理系统的项目。
基于AXI DMA IP核的DDR数据存储与PS端读取
添加Zynq Processing System IP核，配置DDR控制器和时钟。7000系列的Zynq可以参考正点原子DMA回环测试设置。
FPGA技术探讨：ZYNQ7020核心板的历程、技术及国产化
Xilinx（现为AMD旗下公司）是FPGA技术的奠基者和全球领导者。 它通过从FPGA到All Programmable SoC（如ZYNQ），再到ACAP（如Versal）的持续创新，不断推动着
双Zynq MPSoC PS侧PCIe高速DMA互连解决方案
在涉及Xilinx Zynq UltraScale+ MPSoC的项目中，实现设备间高速、低延迟的数据传输往往是核心需求之一。PCIe（尤其PS侧）结合DMA（直接内存访问）正是满足这类需求的理想技术方案。
ZYNQ PS与PL数据交互方式
ZYNQ SoC 的 PS (Processing System) 和 PL (Programmable Logic) 之间的数据交互是系统设计的核心。
Zynq7100 BSP移植，MSH终端不能正确显示是为什么？
由于新版本的RT Thread的BSP不再提供Zynq7000的支持。所以同事从RT Thread(4.0.3)中的Zynq7000移植了一份Zynq 7100的BSP。但是MSH终端和串口输出
发表于 09-19 06:26
fpga开发板 璞致ZYNQ 7000 系列之 PZ7035/PZ7045/PZ7100-FH 核心板与开发板用户手册
本文介绍了Xilinx Zynq-7000系列可扩展处理平台及其开发板应用。Zynq-7000采用双核ARM Cortex-A9处理器与28nm FPGA架构，支持高性能嵌入式开发。开发板采用核心板
【米尔-安路MYD-YM90X 创意秀】点灯也是入门绝活
DR1系列，是集成了双核ARM Cortex-A35@1GHz 的FPGA，或者说SoC FPGA，对标的就是我们熟悉的Xilinx ZYNQ 7000 SoC FPGA。
安路MYC-YM90X
发表于 08-10 22:10
ZYNQ UltraScalePlus RFSOC QSPI Flash固化常见问题说明
璞致 ZYNQ UltraScalePlus RFSOC QSPI Flash 固化常见问题说明
发表于 08-08 15:49
•0次下载
Zynq-7000 SoC与7系列设备内存接口解决方案数据手册
关于 AMD/Xilinx 7系列FPGA存储器接口解决方案（UG586） 的用户指南，其主要内容和技术要点可概括如下：1. 文档定位与核心内容定位：该文档是7系列FPGA中存储接口控制器的官方
发表于 07-28 16:17
•3次下载
CH367连接zynq问题
通过四线SPI连接CH367和zynq时，CH367使用CH367StreamSPI函数设置为四线模式，然后设置SDI为MISO，SDX为MOSI，SCS和SCL为片选和时钟
发表于 07-03 10:10
评论