声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
收发器
+关注
关注
10文章
3382浏览量
105831 -
ADI
+关注
关注
144文章
45812浏览量
248497 -
RF
+关注
关注
65文章
3040浏览量
166783 -
AD9361
+关注
关注
8文章
34浏览量
37055
发布评论请先 登录
相关推荐
AD936x RF收发器应用相关问答
AD9361是一款针对各种低功耗无线应用而设计的RF收发器,集RF前端与灵活的混合信号基带部分为一体,集成频率合成器,为处理器提供可配置数字
射频收发器就是基带吗
射频收发器(RF Transceiver)和基带(Baseband)是无线通信系统中两个不同的概念,它们在功能和设计上有所区别。射频收发器主要负责无线信号的发送和接收,而基带则处理信号的数字处理部分
AD9361和AD9371里接收机的性能有哪些不同呢?
话说,如果使用CMOS工艺的话,零中频的闪烁噪声会比较大,如果使用SiGe和BiCMOS工艺的话,闪烁噪声就会小很多[1]。所以,我就打算看看AD9361和AD9371这两个芯片的工艺。
AD9361 BBPLL锁相环失锁(Z706)
各位好! 我在尝试用FPGA直接配置AD9361,但是BBPLL一直失锁,具体问题如下:
这是9361配置表,在9361初始化时,index一直卡在24,说明BBPLL失锁,观察spi读写
可以看到sdi值一直为0,sdo波形也
发表于 03-25 16:14
ad9361 ADC采样率设置范围
AD9361是一款高性能的射频前端芯片,广泛应用于无线通信系统中。其中一个重要特性是其具有灵活可调的ADC采样率。本文将详细介绍AD9361的ADC采样率设置范围,包括其相关特性、设置方法以及在实际
ad9361接收电平范围
AD9361是一种宽频带软件可定义收发器芯片,由ADI(Analog Devices Inc.)公司研发,可用于各种射频(RF)应用。它是一种全集成的射频收发器,实现了
求助,关于多片AD9361参考时钟和External LO的问题
当试图另两片AD9361的LO和BB时钟相位固定时,手册上提供了两种办法,一个是两片AD9361的XTALN共源(低频30Mhz-80Mhz),然后片内的TxRFPLL/RxRFPLL/BBPLL
发表于 12-13 07:51
AD9361时延响应特性不固定如何优化?
利用AD9361进行扩频信号的收发自闭环实验,测试发现,AD9361工作在AGC模式下,接收链路时延随接收信号功率变化(时延变化量超过0.1ns)。后调成MGC模式,手动控制接收链路为固定增益,时延
发表于 12-12 07:36
光纤收发器ab端如何区分 光纤收发器a与b可随便放吗
光纤收发器的ab端应该是发射端(a端)和接收端(b端。关于收发器分发射端与接收端的原因在于,收发器在使用时需把信号进行双向传输,通常是成对使用,根据连接光纤的芯数可分为单纤收发器与双纤
发表于 12-07 14:42
•1.9w次阅读
AD9361输出无信号是为什么?
目前正在调试AD9361,然后发现在用3f4进入测试模式的时候有波形显示,然后关闭3f4,输出和输入都无波形。并且在下载程序后一瞬间可以看到示波器有正弦出现。然后我用的是12\'fhhh配置的单音
发表于 12-06 06:38
评论