用于杂散信号消除的PLL频率规划
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
ADI
+关注
关注
144文章
45812浏览量
248743 -
pll
+关注
关注
6文章
774浏览量
135050 -
杂散信号
+关注
关注
1文章
5浏览量
7178
发布评论请先 登录
相关推荐
DAC39J82输出信号在140MHz频率存在杂散怎么解决？
在使用DAC39J82过程中我们发现DAC芯片在输出是0—500M频率信号时，在120MHZ以下没有没有杂散问题。在150M，200M，300M
发表于 11-22 06:07
DAC38J84测试时有杂散和谐波怎么解决？
-20MHz处的点，频率是40MHz,如将将频宽打到200MHz时会看到其它谐波和杂散点，下图输出60M时有影响的点是40M，对SFDR的影响超过10dB。其它杂
发表于 11-18 06:37
LMX2572EVM在测试评估版时，不同频率下整数边界杂散差别很大是为什么？
在测试评估版时，不同频率下整数边界杂散差别很大。
下表是100M鉴相频率下，偏离1M的杂散抑制
发表于 11-13 07:43
请问LMX2694-EP输出信号中有小数分频杂散该如何解决？
的，时钟单独测过没有杂散；
1.请问这类杂散和什么相关？
2.该如何消除？尝试过参考分频R，查看供电电源，修改小数分频分子分母（但输出就不是
发表于 11-11 06:05
变频器控制引起的电机轴电压杂散
变频器控制引起的电机轴电压杂散 变频器（简称VFD）是通过调整输入电源频率和电压来控制电机转速的装置。它在工业控制应用中得到广泛应用，可以提高能效和精度，并减少能源消耗。然而，变频器控制引起的电机
AD9779有杂散信号是由什么原因引起的？
请教下各位，我使用FPGA出频率为30MHz的数字信号，数据速率为61.44MHz，给AD9779当输入，AD9779内部做122.88MHz的上变频，则有用信号会在152.88MHz处，但同时会在154.32MHz处有一幅度相
发表于 12-25 06:07
如何确定DDS输出信号频谱中的杂散源
是在系统时钟频率的基波与任何内部分谐波时钟（例如，ADI直接数字频率合成器提供的SYNC_CLK）之间产生的混频产物。
上述杂散噪声的全部已知来源都可根据相对于DDS/DAC输出处基
发表于 12-15 07:38
AD9467采集信号的杂散如何消除？
各位大牛，请教一下。我现在用AD9467-250，采样时钟用AD9517-3出的200MHz，采集70M、0dBm单音信号。频谱上出现较多的杂散。ADC前端电路按照AD9467手册推荐的设计。ADC
发表于 12-08 06:52
使用AD9783时遇到的杂散问题如何解决？
每隔3KHz存在杂散，无法通过降低信号功率，改变时钟数据相位来改善
更改参考时钟为60MHz,杂散间隔变为15K
更改参考时钟为20MHz
发表于 12-07 07:09
AD9164杂散问题如何解决？
出现一个与基带信号相关的杂散点幅度-50dBm左右，影响了射频输出的Sfdr。具体现象:
输出2.2ghz点频时，杂散点在2.6GHz
输出
发表于 12-04 07:39
工商网监
评论