0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

使用至简设计法的数字时钟设计

电子设计 来源:网络整理 作者:工程师1 2018-05-24 10:45 次阅读

数字时钟是常见的毕业设计题目。我们做毕业设计时,一般使用数码管来显示数字。小时、分钟和秒钟各两位数字,所以需要用到6位的数码管。

如果平时不动手,要做这个毕业设计,很多人都会觉得挺难的。收集到的代码,其风格也是五花八门,第一感觉是貌似能看懂,但就是不知道怎么设计出来的。

其实如果有正确的设计思路和方法,其实现起来是非常简单的。下面我们就核心的数字模块为例,讲解如何使用至简设计法来实现。

数字模块的功能,是产生6个信号,分别表示时十位、时个位、分十位、分个位、秒十位和秒个位的值。例如上述信号值依次为2、1、4、3、5、9时,则表示时间为21点43分59秒。

仔细观察6个信号,每个单独来看,其数字都是递增的,增加到一定数后就清零。以秒个位为例,开始时值为0,然后是1、2、3依次增加,直到变成9后,然后变成0,再次循环。其他信号都是相同的规律。这些依次递增的信号,就是计数器。

我们认识到这些信号是计数器,那就好办了。计数器设计只需要考虑两点,什么时候加1和要数多少个,明确这两个问题后,剩下的就是套用计数器模板了。

以秒个位这个计数器为例,这个计数器加1的条件是什么呢?到了1秒就加1。那我们怎么知道1秒钟时间到了呢?FPGA是通过数时钟周期数来确定时间的。例如下图,假设时钟频率是50MHz,即时钟周期是20ns,cnt是每个时钟加1,则当cnt==99时,就说明数了100个时钟周期,也就是时间是100*20=2000ns了。

同样的道理,1秒钟时间,我们就是数1s/20ns= 50_000_000个时钟周期。我们也认识到这个cnt也是计数器,其加1条件是“1”,要数50_000_000个数。我们套用计数器模块,即有下面代码。

always @(posedge clk or negedge rst_n)begin

if(!rst_n)begin

cnt 《= 0;

end

else if(add_cnt)begin

if(end_cnt)

cnt 《= 0;

else

cnt 《= cnt + 1;

end

end

assign add_cnt = 1 ;

assign end_cnt = add_cnt && cnt== 50_000_000-1;

代码中,always语句除了名字后,完全套用模板,不用更改。加1条件体现在第13行,要数多少个体现在第14行。

确定了cnt后,那么秒个位的加1条件就非常明确了,就是cnt数到50_000_000个,也就是end_cnt有效的时候。所以秒个位的加1条件是end_cnt。

秒个位要数多少个数字呢?由0到9,因此有10个。

综上所述,我们得到秒个位的代码如下表。

always@(posedge clk or negedge rst_n)begin

if(rst_n==1‘b0)begin

miao_g 《= 0;

end

else if(add_miao_g)begin

if(end_miao_g)

miao_g 《= 0;

else

miao_g 《= miao_g + 1;

end

end

assign add_miao_g = end_cnt;

assign end_miao_g = add_miao_g && miao_g == 10-1;

用类似于秒个位的思考方法,我们可以得到秒十位、分个位、分十位、时个位和时十位的代码,完整的代码如下表。

always @(posedge clk or negedge rst_n)begin

if(!rst_n)begin

cnt 《= 0;

end

else if(add_cnt)begin

if(end_cnt)

cnt 《= 0;

else

cnt 《= cnt + 1;

end

end

assign add_cnt = 1 ;

assign end_cnt = add_cnt && cnt== 50_000_000-1;

always@(posedge clk or negedge rst_n)begin

if(rst_n==1’b0)begin

miao_g 《= 0;

end

else if(add_miao_g)begin

if(end_miao_g)begin

miao_g 《= 0;

end

else begin

miao_g 《= miao_g + 1;

end

end

end

assign add_miao_g = end_cnt;

assign end_miao_g = add_miao_g && miao_g == 10-1;

always @(posedge clk or negedge rst_n)begin

if(rst_n==1‘b0)begin

miao_s 《= 0;

end

else if(add_miao_s)begin

if(end_miao_s)begin

miao_s 《= 0;

end

else begin

miao_s 《= miao_s + 1;

end

end

end

assign add_miao_s = end_miao_g;

assign end_miao_s = add_miao_s && miao_s == 6-1;

always @(posedge clk or negedge rst_n)begin

if(rst_n==1’b0)begin

fen_g 《= 0;

end

else if(add_fen_g)begin

if(end_fen_g)begin

fen_g 《= 0;

end

else begin

fen_g 《= fen_g + 1;

end

end

end

assign add_fen_g = end_miao_s;

assign end_fen_g = add_fen_g && fen_g == 10-1;

always @(posedge clk or negedge rst_n)begin

if(rst_n==1‘b0)begin

fen_s 《= 0;

end

else if(add_fen_s)begin

if(end_fen_s)begin

fen_s 《= 0;

end

else begin

fen_s 《= fen_s + 1;

end

end

end

assign add_fen_s = end_fen_g;

assign end_fen_s = add_fen_s && fen_s == 6-1;

always @(posedge clk or negedge rst_n)begin

if(rst_n==1’b0)begin

shi_g 《= 0;

end

else if(add_shi_g)begin

if(end_shi_g)begin

shi_g 《= 0;

end

else begin

shi_g 《= shi_g + 1;

end

end

end

assign add_shi_g = end_fen_s;

assign end_shi_g = add_shi_g && shi_g ==x-1;

always @(posedge clk or negedge rst_n)begin

if(rst_n==1‘b0)begin

shi_s 《= 0;

end

else if(add_shi_s)begin

if(end_shi_s)begin

shi_s 《= 0;

end

else begin

shi_s 《= shi_s + 1;

end

end

end

assign add_shi_s = end_shi_g;

assign end_shi_s = add_shi_s && shi_s == 3-1;

always@(*)begin

if(shi_s==2)

x =4;

else

x =10;

end

细心的读者可以发现,上面每段计数器格式都非常相似。没错,这就是技巧。我们设计的这套模板,基本上可以应用于任何场合,任何时候读者只考虑两个因素就够了,不会出现丢三落四的情况,而且每次只需要考虑一个因素,保证能做出最优的设计。

对了,上面代码中,我们没有补充信号定义这些。其实我们认为这些信号定义纯属体力劳动,是根本就不需要学习的,所以我们就没列出来。读者有兴趣可必补充。另外加上数码管译码电路,那么一个完整的数字时钟代码就出来了。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 计数器
    +关注

    关注

    32

    文章

    2253

    浏览量

    94339
  • 数字时钟
    +关注

    关注

    2

    文章

    150

    浏览量

    20307
收藏 人收藏

    评论

    相关推荐

    京准科技科普:数字化校园网络时钟系统建设

    京准科技科普:数字化校园网络时钟系统建设
    的头像 发表于 10-29 16:02 130次阅读
    京准科技科普:<b class='flag-5'>数字</b>化校园网络<b class='flag-5'>时钟</b>系统建设

    京准电钟:校园体育场馆数字化NTP网络时钟系统

    京准电钟:校园体育场馆数字化NTP网络时钟系统
    的头像 发表于 09-24 11:10 277次阅读
    京准电钟:校园体育场馆<b class='flag-5'>数字</b>化NTP网络<b class='flag-5'>时钟</b>系统

    用于3D图像的14可配置时钟缓冲器数据表

    电子发烧友网站提供《用于3D图像的14可配置时钟缓冲器数据表.pdf》资料免费下载
    发表于 08-23 10:43 0次下载
    用于3D图像的1<b class='flag-5'>至</b>4可配置<b class='flag-5'>时钟</b>缓冲器数据表

    CDC23511线10线时钟驱动器数据表

    电子发烧友网站提供《CDC23511线10线时钟驱动器数据表.pdf》资料免费下载
    发表于 08-21 10:45 0次下载
    CDC23511线<b class='flag-5'>至</b>10线<b class='flag-5'>时钟</b>驱动器数据表

    时钟抖动和时钟偏移的区别

    时钟抖动(Jitter)和时钟偏移(Skew)是数字电路设计中两个重要的概念,它们对电路的时序性能和稳定性有着显著的影响。下面将从定义、原因、影响以及应对策略等方面详细阐述时钟抖动和
    的头像 发表于 08-19 18:11 824次阅读

    DS90LV110T 110 LVDS数据/时钟分配器数据表

    电子发烧友网站提供《DS90LV110T 110 LVDS数据/时钟分配器数据表.pdf》资料免费下载
    发表于 07-05 11:37 0次下载
    DS90LV110T 1<b class='flag-5'>至</b>10 LVDS数据/<b class='flag-5'>时钟</b>分配器数据表

    DS90LV110AT 110 LVDS数据/时钟分配器数据表

    电子发烧友网站提供《DS90LV110AT 110 LVDS数据/时钟分配器数据表.pdf》资料免费下载
    发表于 07-05 11:34 0次下载
    DS90LV110AT 1<b class='flag-5'>至</b>10 LVDS数据/<b class='flag-5'>时钟</b>分配器数据表

    京准科技:NTP数字时钟同步系统(子母钟)用途及特点

    京准科技:NTP数字时钟同步系统(子母钟)用途及特点
    的头像 发表于 05-30 10:42 634次阅读

    示波器的极模式和全功能模式

    我们经常会发现主流的数字示波器的功能菜单使用比较麻烦,需要多次点击按钮的组合并在多级菜单里进行选择。所以LOTO虚拟示波器的上位机软件完全按照不同的思路设计,尽量让功能按钮在界面上随手能操作。但是
    发表于 05-16 11:29

    仪推出多功能隔离数字IO模块PXIe-7131

    近日,仪公司正式发布了全新的多功能隔离数字IO模块——PXIe-7131。这款革命性的产品以其出色的性能和广泛的应用场景,受到了业界的高度关注。
    的头像 发表于 05-15 10:36 507次阅读

    同步置数和异步清零的优缺点 异步计数器的级联方法总结

    同步置数和异步清零数字电路设计中常用的两种计数器设计方法。 一、同步置数: 同步计数器是一种利用触发器来实现计数的方法。它的工作原理是在时钟
    的头像 发表于 02-22 14:20 7482次阅读

    数字电路之时钟切换电路解析

    以上是一个比较经典的时钟切换电路。 根据实际使用场景的不同,时钟切换有很多不同的实现方法,都可以做得非常经典。 时钟,复位,是数字设计里最最基本的电路,稍有不慎,就会毁了整个设计,一定
    的头像 发表于 02-18 18:22 3163次阅读
    <b class='flag-5'>数字</b>电路之<b class='flag-5'>时钟</b>切换电路解析

    什么是时钟信号?数字电路的时钟信号是怎么产生呢?

    什么是时钟信号?数字电路的时钟信号是怎么产生呢? 时钟信号,也称为时钟脉冲,是用于同步数字电路中
    的头像 发表于 01-25 15:40 9425次阅读

    考场led时钟 标准数字时钟 数字时钟系统#时钟 #授时 #数字时钟 #仪器仪表

    仪器仪表电子时钟
    落秋的大西北
    发布于 :2024年01月23日 10:26:03

    可否直接使用LVPECL输出的有源晶振交流耦合AD的时钟引脚?

    : 由于不希望增加时钟管理芯片增加成本,可否直接使用低抖动的有源晶振 2v5/3v3的输出如图连接? 或者 ,可否直接使用LVPECL输出的有源晶振交流耦合AD的时钟引脚?
    发表于 12-22 06:29