0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

三星8nm LPP工艺利用 Mentor Tessent 工具节省大量设计测试时间

半导体动态 来源:网络整理 作者:工程师1 2018-05-29 04:16 次阅读

Mentor, a Siemens business 今天宣布,三星电子有限公司根据三星代工厂的 8nm LPP(低功耗 Plus)工艺对 MentorTessent® 产品进行了认证。对于针对移动通信、高速网络/服务器计算、加密货币和自动驾驶等市场的特大型设计,这些工具可大幅缩短设计和测试时间。

当今领先半导体器件的特大型设计可能会因需要大量计算资源、测试向量生成时间太长或在设计流程中执行得太晚而受到拖累。TessentTestKompress® 工具通过提供采用层次化可测试性设计 (DFT) 方法的自动功能来解决这些问题。三星代工厂解决方案参考流程包括在寄存器传输级 (RTL) 设计阶段早期自动插入的 TestKompress 扫描压缩逻辑控制器和 Tessent ScanPro 片上时钟控制器。只要内核设计准备就绪,Tessent TestKompress 即可用于在设计流程早期创建该内核的测试向量。这些测试向量可直接重复使用,并自动重定向到全芯片设计。因此,可将用于自动测试模式生成 (ATPG) 的计算资源和 ATPG 运行时间提高一个数量级。Tessent 层次化 DFT 流程中不需要完整的器件网表。

“在 EUV 时代之前推出的这些工艺中,从性能、功耗和面积方面考虑,我们的 8LPP 都是最佳之选。”三星电子代工市场营销副总裁 Ryan Lee 说道。“我们与 Mentor 长期合作,这将使我们的 8LPP 对双方客户而言更具吸引力。Mentor 的 Tessent TestKompress 层次化 DFT 解决方案是此类技术的一个例子,将节省大量测试生成周转时间。”

Tessent TestKompress 工具用于将扫描数据输入共享到 MCP(多核处理器)设计中的众设计内核。共享输入管脚可实现更高级别的测试向量压缩,而这关系到降低生产测试成本。Tessent Diagnosis 和 TessentYieldInsight® 工具用于查找系统性良率限制因素并提高制造良率。这些工具包括执行反向模式映射的自动化,可令失效生产模式直接映射到与其相关的层次化模块。对目标模块执行诊断可以大大缩短诊断时间,减少计算资源。

“规模更大且更加复杂的设计需要额外的 DFT 和自动化才能满足上市时间和测试成本要求,而借助三星代工厂的 8LPP 便可以实现。”Mentor Tessent产品系列营销总监 Brady Benware 说道。“该参考流程中的关键功能,如层次化 DFT,目前被业界广泛采用,对于此新工艺技术的成功至关重要。”

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 半导体
    +关注

    关注

    334

    文章

    27003

    浏览量

    216263
  • 三星电子
    +关注

    关注

    34

    文章

    15855

    浏览量

    180920
收藏 人收藏

    评论

    相关推荐

    锐成芯微推出基于8nm工艺的PVT Sensor IP

    近日,锐成芯微基于8nm工艺工艺、电压、温度传感IP(PVT Sensor IP,下同)完成硅测试,验证结果展现出了其优异的性能,未来将为客户在先进
    的头像 发表于 11-08 16:17 190次阅读

    三星电子:18FDS将成为物联网和MCU领域的重要工艺

    电子发烧友网报道(文/吴子鹏)今年上半年,三星在FD-SOI工艺上面再进一步。3月份,意法半导体(STMicroelectronics)宣布与三星联合推出18nm FD-SOI
    发表于 10-23 11:53 231次阅读
    <b class='flag-5'>三星</b>电子:18FDS将成为物联网和MCU领域的重要<b class='flag-5'>工艺</b>

    三星否认HBM3E芯片通过英伟达测试

    近日,有关三星8层HBM3E芯片已通过英伟达测试的报道引起了广泛关注。然而,三星电子迅速对此传闻进行了回应,明确表示该报道并不属实。
    的头像 发表于 08-08 10:06 582次阅读

    概伦电子NanoSpice通过三星代工厂3/4nm工艺技术认证

    概伦电子(股票代码:688206.SH)近日宣布其新一代大容量、高性能并行SPICE仿真器NanoSpice通过三星代工厂3/4nm工艺技术认证,满足双方共同客户对高精度、大容量和高性能的高端电路仿真需求。
    的头像 发表于 06-26 09:49 591次阅读

    台积电3nm工艺稳坐钓鱼台,三星因良率问题遇冷

    近日,全球芯片代工领域掀起了不小的波澜。据媒体报道,台积电在3nm制程的芯片代工价格上调5%之后,依然收获了供不应求的订单局面。而与此同时,韩国的三星电子在3nm工艺上却遭遇了前所未有
    的头像 发表于 06-22 14:23 1137次阅读

    三星展望2027年:1.4nm工艺与先进供电技术登场

    在半导体技术的竞技场上,三星正全力冲刺,准备在2027年推出一系列令人瞩目的创新。近日,三星晶圆代工部门在三星代工论坛上公布了其未来几年的技术路线图,其中包括备受瞩目的1.4nm制程
    的头像 发表于 06-21 09:30 367次阅读

    三星拟升级美国晶圆厂至2nm制程,与台积电竞争尖端市场

    在全球半导体产业竞争日益激烈的背景下,韩国科技巨头三星近日宣布了一项重要决策。据韩国媒体报道,三星已决定推迟其位于美国德克萨斯州泰勒市新晶圆厂的设备订单,考虑将原计划的4nm制程工艺
    的头像 发表于 06-20 09:31 507次阅读

    三星与新思科技携手,备战2nm工艺量产

    在全球半导体行业迈向更高精度和更小尺寸的征途上,三星与新思科技近日宣布了一项重要的合作。这一合作旨在确保三星的2nm制造工艺能够顺利实现量产,并在市场中占据领先地位。
    的头像 发表于 06-20 09:22 468次阅读

    三星公布最新工艺路线图

    : 1. **新节点和技术进展**:三星宣布了两个新的尖端节点——SF2Z 和 SF4U。SF2Z 是一种2nm工艺,采用背面电源输送网络(BSPDN)技术,这种技术将电源轨置于晶圆背面,以提高功率、性能
    的头像 发表于 06-17 15:33 344次阅读
    <b class='flag-5'>三星</b>公布最新<b class='flag-5'>工艺</b>路线图

    三星电子正按计划推进eMRAM内存制程升级

    三星电子在昨日举行的韩国“AI-PIM 研讨会”上宣布,其正按计划稳步进行eMRAM(嵌入式磁性随机存取内存)的制程升级工作。据悉,目前8nm eMRAM的技术开发已经基本完成,这一进展标志着三星电子在内存技术领域的又一次重要突
    的头像 发表于 06-04 09:35 384次阅读

    三星电子开始量产其首款3nm Gate All Around工艺的片上系统

    据外媒报道,三星电子已开始量产其首款3nm Gate All Around(GAA)工艺的片上系统(SoC),预计该芯片预计将用于Galaxy S25系列。
    的头像 发表于 05-08 15:24 567次阅读

    三星电子:加快2nm和3D半导体技术发展,共享技术信息与未来展望

    在技术研发领域,三星电子的3nm与2nm工艺取得显著进步,预计本季度内完成2nm设计基础设施的开发;此外,4
    的头像 发表于 04-30 16:16 477次阅读

    三星电子3nm工艺良率低迷,始终在50%左右徘徊

    据韩国媒体报道称,三星电子旗下的3纳米工艺良品比例仍是一个问题。报道中仅提及了“3nm”这一笼统概念,并没有明确指出具体的工艺类型。知情者透露,尽管有部分分析师认为其已经超过60%
    的头像 发表于 03-07 15:59 721次阅读

    三星携手高通共探2nm工艺新纪元,为芯片技术树立新标杆

    三星与高通的合作正在不断深化。高通计划采纳三星代工工厂的尖端全栅极(GAA)工艺技术,以优化和开发下一代ARM Cortex-X CPU。
    的头像 发表于 02-25 15:31 823次阅读

    三星第二代3nm工艺开始试产!

    据报道,三星预计在未来6个月时间内,让SF3的工艺良率提高到60%以上。三星SF3工艺会率先应用到可穿戴设备处理器上,
    的头像 发表于 01-29 15:52 606次阅读