0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Sean Kang介绍未来几年3D-NAND的发展线路图,2021年堆叠层数会超过140层,而且会不断变薄

454398 作者:工程师吴畏 2018-06-18 09:46 次阅读

在正在举行的国际存储研讨会2018(IMW 2018)上,应用材料公司Sean Kang介绍了未来几年3D-NAND的发展线路图,到了2021年,3D-NAND的堆叠层数会超过140层,而且每一层的厚度会不断的变薄。

Sean Kang介绍未来几年3D-NAND的发展线路图,2021年堆叠层数会超过140层,而且会不断变薄

身在日本的PC Watch前往了本次会议的研讨会,自3D-NAND诞生以来它的堆叠层数就在不断的增长,三星造出来的第一代3D V-NAND只有24层,下一代就变成了32层,随后就变成48层,到了现在大多数厂商都是64层,而SK海力士则是72层,而下一代的3D-NAND堆叠层数将超过90层,再下一个阶段会超过120层,到了2021年会超过140层。

而闪存的Die Size也随着堆叠层数的增长而增长,在32层时代的时候是128Gbit,48层时256Gbit,64/72层是512Gbit,明年的96层闪存应该会达到768Gbit,128层应该会有1024Gbit的Die Size,达到144层时就不清楚会有多大了,肯定会大于等于1024Gbit。

Sean Kang介绍未来几年3D-NAND的发展线路图,2021年堆叠层数会超过140层,而且会不断变薄

在堆叠层数增加的时候,存储堆栈的高度也在增大,然而每层的厚度缺在缩小,以前的32/36层3D NAND的堆栈厚度为2.5μm,层厚度大约70nm,48层的闪存堆栈厚度为3.5μm,层厚度减少到62nm,现在的64/72层闪存堆栈厚度大约4.5μm,每层厚度减少到60nm,没升级一次堆栈厚度都会变成原来的1.8倍,而层厚度会变成0.86倍。

现在各家厂商都在3D NAND上加大力度研发,尽可能提升自己闪存的存储密度,此前东芝与西数就宣布计划在今年内大规模生产96层堆叠的BiCS4芯片,并会在年底前发货。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 闪存
    +关注

    关注

    16

    文章

    1772

    浏览量

    114780
  • 可制造性设计

    关注

    10

    文章

    2065

    浏览量

    15443
  • 3D-NAND
    +关注

    关注

    0

    文章

    4

    浏览量

    2689
  • 华秋DFM
    +关注

    关注

    20

    文章

    3492

    浏览量

    4354
收藏 人收藏

    评论

    相关推荐

    预期提前,铠侠再次加速,3D NAND准备冲击1000

    2030实现1000堆叠3D NAND存储器。   3D
    的头像 发表于 06-29 00:03 4407次阅读

    3D-NAND浮栅晶体管的结构解析

    传统平面NAND闪存技术的扩展性已达到极限。为了解决这一问题,3D-NAND闪存技术应运而生,通过在垂直方向上堆叠存储单元,大幅提升了存储密度。本文将简要介绍
    的头像 发表于 11-06 18:09 188次阅读
    <b class='flag-5'>3D-NAND</b>浮栅晶体管的结构解析

    钱江赛600线路图

    钱江 赛600 线路图
    发表于 10-11 14:16 0次下载

    3D堆叠发展过程中面临的挑战

    3D堆叠不断发展,以实现更复杂和集成的设备——从平面到立方体
    的头像 发表于 09-19 18:27 1090次阅读
    <b class='flag-5'>3D</b><b class='flag-5'>堆叠</b><b class='flag-5'>发展</b>过程中面临的挑战

    SK海力士将在2025底量产400+堆叠NAND

    近日,韩国权威媒体ETNews爆出猛料,SK海力士正在积极筹备加速下一代NAND闪存的研发进程,并且已经设定了明确的发展时间表——计划在2025底之前,全面完成高达400多层堆叠
    的头像 发表于 08-01 15:26 401次阅读

    3D NAND闪存来到290,400+不远了

    电子发烧友网报道(文/黄晶晶)早在2022闪存芯片厂商纷纷发布200+ 3D NAND,并从TLC到QLC得以广泛应用于消费电子、工业、数据中心等领域。来到2024
    的头像 发表于 05-25 00:55 3484次阅读
    <b class='flag-5'>3D</b> <b class='flag-5'>NAND</b>闪存来到290<b class='flag-5'>层</b>,400<b class='flag-5'>层</b>+不远了

    三星宣布量产第九代V-NAND 1Tb TLC产品,采用290双重堆叠技术

    作为九代V-NAND的核心技术,双重堆叠技术使旗舰V8闪存的层数从236增至290,主要应用于大型企业服务器及人工智能与云计算领域。据了
    的头像 发表于 04-28 10:08 710次阅读

    三星量产第九代V-NAND闪存芯片,突破最高堆叠层数纪录

    三星公司预计将于今年四月份大批量生产目前行业内为止密度最大的290第九代V-NAND3D NAND) 闪存芯片,这是继之前的236
    的头像 发表于 04-18 09:49 600次阅读

    三星九代V-NAND闪存或月底量产,堆叠层数将达290

    据韩媒Hankyung透露,第九代V-NAND闪存的堆叠层数将高达290,但IT之家此前曾报道过,三星在学术会议上展示了280
    的头像 发表于 04-12 16:05 809次阅读

    铠侠计划2030-2031推出千3D NAND闪存,并开发存储级内存(SCM)

    目前,铠侠和西部数据共同研发NAND闪存技术,他们最杰出的作品便是218堆叠的BICS8 3D闪存,这项产品能达到的传输速度高达3200MT/s。
    的头像 发表于 04-07 15:21 622次阅读

    压电功率放大器在直升机机身振动研究中的应用

    通道传递函数,测量试验的原理如图c所示。数字信号发生器产生正弦激励信号,经过D/A转换和低通滤波后,再经过功率放大驱动压电作动器对框架施加作动力。作动力在待减振点处产生作动响应,
    发表于 02-27 17:12

    三星将推出GDDR7产品及280堆叠3D QLC NAND技术

    三星将在IEEE国际固态电路研讨会上展示其GDDR7产品以及280堆叠3D QLC NAND技术。
    的头像 发表于 02-01 10:35 736次阅读

    DDR电路的与阻抗设计!

    采用1oZ,其它内层采用HoZ。 板厚推荐如下图(上)所示(102阶HDI板设计),阻抗线宽线距如下图(中、下)所示(10
    发表于 12-25 13:48

    DDR电路的与阻抗设计

    采用1oZ,其它内层采用HoZ。 板厚推荐如下图(上)所示(102阶HDI板设计),阻抗线宽线距如下图(中、下)所示(10
    发表于 12-25 13:46

    g470主板线路图

    g470主板线路图 
    发表于 11-17 16:58 46次下载