讲解利用 C64x+ 平台优化的方法
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
dsp
+关注
关注
552文章
7958浏览量
347849 -
ti
+关注
关注
112文章
7955浏览量
212010
发布评论请先 登录
相关推荐
C64x+ DSP的可屏蔽硬件异常（EXCEP）
请问有谁使用过TI C64x+ 以上DSP的异常处理功能吗？我在使用该功能时碰到不少问题，希望能与使用过该功能的小伙伴一起讨论交流。我目前的问题是，通过“SEW”指令触发软件异常时，系统会反复进入
发表于 05-16 15:37
请教两个关于C64x+两个简单问题
1：我用的是C6424，是小端模式。我看见CCS配置平台有能设置成大端模式，于是设置了大端模式，编译一切都可以通道。最后在load到DSP的RAM 就报错误，请问有人设置过C64X+的大小端没事没有
发表于 08-01 06:40
C64x+与C64x CACHE的区别是什么
和充分利用miss pipelining变得非常重要。对C64x+来说，有了L1 SRAM、比较大的L1 cache容量、low-overhead snooping和L2 cache
发表于 12-04 16:04
C64x+与C64x CACHE的区别是什么
和充分利用miss pipelining变得非常重要。对C64x+来说，有了L1 SRAM、比较大的L1 cache容量、low-overhead snooping和L2 cache
发表于 12-14 15:33
基于TMS320C64x DM64x的视频编码优化
本文将对以TMS320C64x/DM64xDSP为基础的通用视频编码器优化技术进行介绍。基于DM64x的视频编码优化结合了多种技术，其中包括
发表于 12-02 16:03
•18次下载
C64x+ DSP高速缓存一致性分析与维护
C64x+ DSP高速缓存一致性分析与维护
高速缓存(CACHE)作为内核和低速存储器之间的桥梁，基于代码和数据的时间和空间相关性，以块为单位由硬件控制器自动加载内核所需
发表于 01-04 12:00
•1424次阅读
TMS320C64x错误检测和校正机制
本应用报告描述了错误检测和C64x+ / c674x megamodule L1P和L2存储器实现的一些设备校正机制。
发表于 04-16 17:48
•5次下载
C64x视频设备的差异基于DSP平台运行的不同的TMS320C64x+编码解码器
本应用报告描述了运行C64x+™视频设备的差异基于平台不同的C64x+编解码软件。该文件假定编解码器软件是针对C64x+的数字信号处理器（DSP）为核心的。许多TI
发表于 04-18 17:14
•4次下载
工商网监
评论