介绍 C64x+ 的CPU与其他功能特性
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
dsp
+关注
关注
552文章
7962浏览量
348207 -
cpu
+关注
关注
68文章
10824浏览量
211104 -
ti
+关注
关注
112文章
7961浏览量
212118
发布评论请先 登录
相关推荐
C64x+ DSP的可屏蔽硬件异常（EXCEP）
请问有谁使用过TI C64x+ 以上DSP的异常处理功能吗？我在使用该功能时碰到不少问题，希望能与使用过该功能的小伙伴一起讨论交流。我目前的问题是，通过“SEW”指令触发软件异常时，系
发表于 05-16 15:37
DSP C64x+异常处理的原因是什么？
你好，我使用的芯片是OMAP3530，对应的DSP型号为dm3730，开发环境为CCS3.3，BIOS5.4。在DSP/BIOS系统下开发。现在想使用C64x+芯片提供的异常处理机制来监测处理系统
发表于 08-13 08:17
C64x+与C64x CACHE的区别是什么
了一条高带宽的DMA通道（IDMA），用于有效的将数据从L1 SRAM搬进、搬出。（SPRU871 有IDMA的详细介绍）11. 由于C64x+上miss会导致大量的延时stall，因此，消除miss
发表于 12-04 16:04
C64x+与C64x CACHE的区别是什么
了一条高带宽的DMA通道（IDMA），用于有效的将数据从L1 SRAM搬进、搬出。（SPRU871 有IDMA的详细介绍）11. 由于C64x+上miss会导致大量的延时stall，因此，消除miss
发表于 12-14 15:33
C64x+ DSP高速缓存一致性分析与维护
C64x+ DSP高速缓存一致性分析与维护
高速缓存(CACHE)作为内核和低速存储器之间的桥梁，基于代码和数据的时间和空间相关性，以块为单位由硬件控制器自动加载内核所需
发表于 01-04 12:00
•1435次阅读
TMS320C64x错误检测和校正机制
本应用报告描述了错误检测和C64x+ / c674x megamodule L1P和L2存储器实现的一些设备校正机制。
发表于 04-16 17:48
•5次下载
C64x视频设备的差异基于DSP平台运行的不同的TMS320C64x+编码解码器
本应用报告描述了运行C64x+™视频设备的差异基于平台不同的C64x+编解码软件。该文件假定编解码器软件是针对C64x+的数字信号处理器（DSP）为核心的。许多TI平台有C64x+ D
发表于 04-18 17:14
•4次下载
介绍 TMS320C64x 多极高速缓冲存储器
TMS320C64x+网络课程5——多极高速缓冲存储器，包cache的概念，cache miss的一些类型以及关于cache的使用优化。此网络培训针对C64x+，每次一个专题，由DSP高性能部门技术支持工程师为您全程指导，敬请期待。
介绍 TMS320C64x 的c代码优化
TMS320C64x+网络课程4——c 代码优化，其中包括：优化c编译程序, 编写c源代码, 环路改造, DSP编制程序的基本规则。此网络培训针对C
介绍 TMS320C64x 硬件系统的特性
TMS320C64x+网络课程3——硬件系统的特性，其中包括：硬件中断和异常, 低功耗, 内存保护，安全性。此网络培训针对C64x+，每次一个专题，由DSP高性能部门技术支持工程师为您全程指导，敬请期待。
介绍 TMS320C64x 的存储系统
TMS320C64x+网络课程2——存储系统，其中包括：存储控制器,缓存特异性, Internal DMA。此网络培训针对C64x+，每次一个专题，此视频由DSP高性能部门技术支持工程师为您全程指导，敬请期待。
工商网监
评论