声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
FPGA
+关注
关注
1625文章
21663浏览量
601672 -
Altera
+关注
关注
37文章
777浏览量
153844
发布评论请先 登录
相关推荐
BeMicro Max 10 FPGA评估板购买问题
有谁需要BeMicro Max 10 FPGA评估板吗,本人想入手一块板子,但是联系了国内好多卖家,但均没有答复,因此决定直接arrow美国官网购买,感兴趣的朋友可以联系我,一起购买,QQ:674695298
发表于 12-15 12:45
Altera的MAX 10 FPGA完整的电源解决方案包括BOM及层图
® 10 FPGA. This simple solution uses just three DC/DC converters to power the MAX 10 cost-ef
发表于 09-26 09:14
MAX 10 FPGA的特性
10月1日正式开始提供的MAX 10 FPGA的一些特性,我们也来探究一下它是否真的“实至名归”。图1 Altera公司产品营销资深总监Pa
发表于 07-01 08:14
艾睿电子推出针对Altera非易失性Max 10 FPGA的评估板
在Altera的MAX®10现场可编程门阵列(FPGA)系列发布之际,艾睿电子公司(NYSE:ARW)推出了BeMicro Max 10FPGA
发表于 10-08 09:58
•2550次阅读
ADC Convertor Using the MAX 10 FPGA Development Kit
ADC_Convertor_Using_MAX_10_FPGA_Development_Kit
发表于 12-07 18:20
•9次下载
Intel MAX 10 FPGA系列低成本开发方案大合集
控制,工业应用,汽车电子和消费类电子.本文介绍了Intel MAX 10 FPGA系列主要优势,器件平面布局图以及MAX
发表于 03-20 11:56
•1.1w次阅读
Altera® MAX® 10 FPGA介绍(特性、优势、电路图)
控制面板,汽车电子,工业控制和消费类电子产品.本文介绍了Altera MAX 10 FPGA主要优势,Altera MAX
发表于 05-22 10:11
•5203次阅读
介绍MAX 10 FPGA开发套件的特点性能
Altera 的 55 nm MAX® 10 FPGA 提高了外部系统组件功能的集成度,从而降低了系统级成本。与 CPLD 不同,MAX 10
关于MAX 10 FPGA PLL和时钟特性选项的培训
MAX 10 FPGA PLL和时钟培训,此次培训涉及到器件系列的时钟特性和选项。有20个全局时钟网络,全局CLK输入引脚数量也可以加倍,用作通用IO引脚。并且采用动态用户控制进行各种
MAX 10 FPGA GPIO的特点优势
MAX 10 FPGA GPIO培训,可编程逻辑一般用作胶合逻辑,连接电路板上的大量数字逻辑器件,这些器件通常有不同的I/O标准、电压电平和协议。这里列出了我们I/O特性的很多优势。
评论