0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

关于MAX 10 FPGA PLL和时钟特性选项的培训

英特尔 Altera视频 2018-06-20 08:00 次阅读
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1625

    文章

    21663

    浏览量

    601670
  • Altera
    +关注

    关注

    37

    文章

    777

    浏览量

    153844
收藏 人收藏

    评论

    相关推荐

    关于fpga中的pll问题

    本人小白一枚,求各路大神解决一下关于pll时钟的问题,现在我发现pll输出时钟的设置好像有什么限制,并不是什么
    发表于 08-17 20:49

    请问FPGAPLL时钟的问题

    请问,想通过FPGAPLL倍频产生个500MHz的时钟来使用,以此时钟来做定时精密延迟,不知道PLL倍频倍数有什么要求,比如好像有的器件支
    发表于 01-03 17:04

    MAX 10 FPGA特性

    10月1日正式开始提供的MAX 10 FPGA的一些特性,我们也来探究一下它是否真的“实至名归”。图1 Altera公司产品营销资深总监Pa
    发表于 07-01 08:14

    请问FPGA PLL产生的时钟信号和AD9779A的数据时钟信号的相位关系?

    你们好, 我们正在使用AD9779A进行设计,有如下疑问: (1) 使用AD9779A的数据时钟信号(DATACLK)作为FPGA内部PLL的参考时钟,再用
    发表于 12-20 07:12

    基于FPGA 的新的DDS+PLL时钟发生器

    针对直接数字频率合成(DDS)和集成锁相环(PLL)技术的特性,提出了一种新的DDS 激励PLL 系统频率合成时钟发生器方案。且DDS 避免正弦查找表,即避免使用ROM,采用滤波的方法
    发表于 12-14 10:22 36次下载

    Xilinx FPGA普通IO作PLL时钟输入

    普通IO可以通过BUFG再连到PLL时钟输入上,但要修改PLL的设置 input clk的选项中要选择"No Buffer";
    发表于 02-09 12:54 7171次阅读
    Xilinx <b class='flag-5'>FPGA</b>普通IO作<b class='flag-5'>PLL</b><b class='flag-5'>时钟</b>输入

    Altera® MAX® 10 FPGA介绍(特性、优势、电路图)

    控制面板,汽车电子,工业控制和消费类电子产品.本文介绍了Altera MAX 10 FPGA主要优势,Altera MAX 10
    发表于 05-22 10:11 5203次阅读
    Altera® <b class='flag-5'>MAX</b>® <b class='flag-5'>10</b> <b class='flag-5'>FPGA</b>介绍(<b class='flag-5'>特性</b>、优势、电路图)

    介绍MAX 10 FPGA中ADC的是如何运作及性能

    MAX 10 FPGA模拟模块培训,此次培训介绍MAX 10
    的头像 发表于 06-20 12:00 4420次阅读
    介绍<b class='flag-5'>MAX</b> <b class='flag-5'>10</b> <b class='flag-5'>FPGA</b>中ADC的是如何运作及性能

    介绍MAX 10 FPGA特性及优点

    此次培训比较详细介绍MAX 10系列,包括其特性和优点,高层体系结构,以及密度和封装产品等。此外,我们还有FPGA业界最好的设计工具和IP。
    的头像 发表于 06-20 11:00 2930次阅读
    介绍<b class='flag-5'>MAX</b> <b class='flag-5'>10</b> <b class='flag-5'>FPGA</b>的<b class='flag-5'>特性</b>及优点

    MAX 10 FPGA GPIO的特点优势

    MAX 10 FPGA GPIO培训,可编程逻辑一般用作胶合逻辑,连接电路板上的大量数字逻辑器件,这些器件通常有不同的I/O标准、电压电平和协议。这里列出了我们I/O
    的头像 发表于 06-20 05:00 2631次阅读
    <b class='flag-5'>MAX</b> <b class='flag-5'>10</b> <b class='flag-5'>FPGA</b> GPIO的特点优势

    介绍MAX 10 FPGA的特点及应用

    此次培训涉及到MAX 10 FPGA所支持的配置方法,介绍非易失集成、瞬时接通配置和双配置镜像的价值所在。
    的头像 发表于 06-20 08:00 2604次阅读

    FPGA设计:PLL 配置后的复位设计

    先用FPGA的外部输入时钟clk将FPGA的输入复位信号rst_n做异步复位、同步释放处理,然后这个复位信号输入PLL,同时将clk也输入PLL
    发表于 03-29 17:19 2797次阅读
    <b class='flag-5'>FPGA</b>设计:<b class='flag-5'>PLL</b> 配置后的复位设计

    关于UART/CAN/PLL时钟计算波特率的方法

    SWM系列关于UART/CAN/PLL时钟相关模块,计算波特率的方法。
    的头像 发表于 03-18 16:52 7678次阅读

    FPGA的锁相环PLL给外围芯片提供时钟

    FPGA的锁相环PLL给外围芯片提供时钟 FPGA锁相环PLL(Phase-Locked Loop)是一种广泛使用的
    的头像 发表于 09-02 15:12 2963次阅读

    FPGA时钟电路结构原理

    FPGA 中包含一些全局时钟资源。以AMD公司近年的主流FPGA为例,这些时钟资源由CMT(时钟管理器)产生,包括DCM、
    发表于 04-25 12:58 1737次阅读
    <b class='flag-5'>FPGA</b>的<b class='flag-5'>时钟</b>电路结构原理