- Load:0 second
- Duration:0 second
- Size:0x0
- Volume:0%
- Fps:60fps
- Sudio decoded:0 Byte
- Video decoded:0 Byte
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
FPGA
+关注
关注
1630文章
21804浏览量
606527 -
Altera
+关注
关注
37文章
788浏览量
154288 -
高速ADC
+关注
关注
0文章
47浏览量
28648 -
串行收发器
+关注
关注
0文章
14浏览量
9526
发布评论请先 登录
相关推荐
FPGA设计之GTP、GTX、GTH以及GTZ四种串行高速收发器
xilinx的7系列FPGA根据不同的器件类型,集成了GTP、GTX、GTH以及GTZ四种串行高速收发器,四种收发器主要区别是支持的线速率不同,图一可以说明在7系列里面器件类型和支持的
![FPGA设计之GTP、GTX、GTH以及GTZ四种<b class='flag-5'>串行</b><b class='flag-5'>高速</b><b class='flag-5'>收发器</b>](https://file.elecfans.com/web1/M00/C7/DB/o4YBAF9t9wiAKE1mAAD3UNEfgao383.png)
求助FPGA高速串行收发器,输出12.5Gbps的信号要用什么电平 ...
求助FPGA高速串行收发器,输出12.5Gbps的信号要用什么电平输出28.5Gbps的信号要用什么电平?
发表于 11-10 09:12
FPGA高速收发器设计要遵循哪些原则?
高速收发器(SERDES)的运用范围十分广泛,包括通讯、计算机、工业和储存,以及必须在芯片与芯片/模块之间、或在背板/电缆上传输大量数据的系统。但普通高速收发器的并行总线设计已无法满足
发表于 08-07 06:26
FPGA高速收发器设计原则
FPGA高速收发器设计原则
高速收发器(SERDES)的运用范围十分广泛, 包括通讯、计算机、工业和储存,以及必须在芯片与
发表于 04-07 22:26
•1065次阅读
Xilinx 7系列FPGA GTZ高速串行收发器性能与兼容性演示
展示7系列GTZ(高达28.05Gb / s)高速串行收发器的性能;
与Luxtera公司的不重定时光模块进行四路26G对接,实现100G应用。
Logos系列FPGA高速串行收发器(HSST)用户指南
电子发烧友网站提供《Logos系列FPGA高速串行收发器(HSST)用户指南.pdf》资料免费下载
发表于 09-26 10:25
•28次下载
![Logos系列FPGA<b class='flag-5'>高速</b><b class='flag-5'>串行</b><b class='flag-5'>收发器</b>(HSST)用户指南](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
高速串行收发器原理及芯片设计
随着信息技术的飞速发展,高速数据传输已成为现代通信和数据处理系统的核心。高速串行收发器(High-Speed Serial Transceiver)作为实现
FPGA高速收发器的特点和应用
FPGA(Field Programmable Gate Array,现场可编程门阵列)高速收发器是现代数字通信系统中不可或缺的关键组件。它们以其高速、灵活和可编程的特性,在多个领域发挥着重要作用。以下是对FPGA
评论