0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

在 Arria 10 中实现 I/O 锁相环动态相移的方法

英特尔 Altera视频 2018-06-20 04:56 次阅读
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 锁相环
    +关注

    关注

    35

    文章

    584

    浏览量

    87742
  • Altera
    +关注

    关注

    37

    文章

    782

    浏览量

    153921
收藏 人收藏

    评论

    相关推荐

    什么是锁相环 锁相环的组成 锁相环选型原则有哪些呢?

    大家都知道锁相环很重要,它是基石,锁相环决定了收发系统的基础指标,那么如此重要的锁相环选型原则有哪些呢?
    的头像 发表于 08-01 09:37 5484次阅读
    什么是<b class='flag-5'>锁相环</b> <b class='flag-5'>锁相环</b>的组成 <b class='flag-5'>锁相环</b>选型原则有哪些呢?

    锁相环电力系统的应用

    锁相环,而他们都是属于软件锁的范畴。电力仿真软件,一般都有PLL模块,只需要将该模块应用一下即可实现
    发表于 01-04 22:57

    智能全数字锁相环的设计

    智能全数字锁相环的设计:FPGA片内实现全数字锁相环用途极广。本文集成数字锁相环74297的
    发表于 06-25 23:32 72次下载

    锁相环动态频相跟踪特性分析

    分析锁相环工作原理的基础上,利用传递函数法建立了锁相环跟踪误差的二阶等效模型,并对锁相环动态频相跟踪特性进行了理论分析.利用MATLAB
    发表于 03-01 18:14 32次下载

    锁相环技术频率跟踪的应用研究

    本文介绍锁相环及其频率跟踪的基本原理,给出二阶锁相环和四阶锁相环的设计依据。在此基础上,对四阶锁相环实现频率跟踪的转换时间进行了仿真,就如何
    发表于 07-29 16:28 43次下载

    智能全数字锁相环的设计

    摘要: FPGA片内实现全数字锁相环用途极广。本文集成数字锁相环74297的基础上进行改进,设计了
    发表于 06-20 12:39 1589次阅读
    智能全数字<b class='flag-5'>锁相环</b>的设计

    使用PLD内部锁相环解决系统设计难题

    摘要: 从整个应用系统的角度,理解和分析PLD内部锁相环;在此基础上,深入剖析锁相环相移结构,同时用这个技术解决系统设计难题。 关键
    发表于 06-20 12:40 787次阅读
    使用PLD内部<b class='flag-5'>锁相环</b>解决系统设计难题

    锁相环

    锁相环英文为PLL,即PLL锁相环。可以分为模拟锁相环和数字锁相环。两种分类的锁相环原理有较大区别,通过不同的
    发表于 10-26 12:40
    <b class='flag-5'>锁相环</b>

    详解FPGA数字锁相环平台

    一、设计目标 基于锁相环的理论,以载波恢复为依托搭建数字锁相环平台,并在FPGA实现锁相环
    发表于 10-16 11:36 18次下载
    详解FPGA数字<b class='flag-5'>锁相环</b>平台

    Arria 10 实现 I/O 锁相环重配置的方法

    如何在 Arria 10 实现 I/O 锁相环 (
    的头像 发表于 06-20 00:57 3706次阅读
    <b class='flag-5'>在</b> <b class='flag-5'>Arria</b> <b class='flag-5'>10</b> <b class='flag-5'>中</b><b class='flag-5'>实现</b> <b class='flag-5'>I</b>/<b class='flag-5'>O</b> <b class='flag-5'>锁相环</b>重配置的<b class='flag-5'>方法</b>

    如何使用FPGA实现高性能全数字锁相环的设计

    本文提出了一种适用范围广泛的全数字锁相环(ADPLL)实现方法锁相环输入频率未知的情况下,实现
    发表于 01-26 15:03 65次下载
    如何使用FPGA<b class='flag-5'>实现</b>高性能全数字<b class='flag-5'>锁相环</b>的设计

    如何使用FPGA实现高性能全数字锁相环的设计

    本文提出了一种适用范围广泛的全数字锁相环(ADPLL)实现方法锁相环输入频率未知的情况下,实现
    发表于 01-26 15:03 20次下载
    如何使用FPGA<b class='flag-5'>实现</b>高性能全数字<b class='flag-5'>锁相环</b>的设计

    锁相环是如何实现倍频的?

    信号倍频。本文中,我们将详细探讨锁相环如何实现倍频。 锁相环的基本原理 介绍锁相环如何
    的头像 发表于 09-02 14:59 3152次阅读

    锁相环微机保护的应用

    电子发烧友网站提供《锁相环微机保护的应用.pdf》资料免费下载
    发表于 10-27 11:05 0次下载
    <b class='flag-5'>锁相环</b><b class='flag-5'>在</b>微机保护<b class='flag-5'>中</b>的应用

    锁相环相位检测的应用

    锁相环相位检测的应用  锁相环(PLL)是一种电子技术中广泛应用的电路,用于调整一个输出信号的相位来精确匹配一个参考信号。锁相环
    的头像 发表于 10-29 11:35 961次阅读