0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

DDR的特性分析与存储原理

SwM2_ChinaAET 来源:未知 作者:李倩 2018-06-20 09:13 次阅读

存储原理

存储原理示意图:行选与列选信号将使存储电容与外界间的传输电路导通,从而可进行放电(读取)与充电(写入)。另外,图中刷新放大器的设计并不固定,目前这一功能被并入读出放大器(Sense Amplifier ,简称S-AMP);

DLL

延迟锁定回路(DLL)的任务是根据外部时钟动态修正内部时钟的延迟来实现与外部时钟的同步;

DLL有时钟频率测量法(CFM,Clock Frequency Measurement)和时钟比较法(CC,Clock Comparator); CFM是测量外部时钟的频率周期,然后以此周期为延迟值控制内部时钟,这样内外时钟正好就相差一个时钟周期,从而实现同步。DLL就这样反复测量反复控制延迟值,使内部时钟与外部时钟保持同步。

CC的方法则是比较内外部时钟的长短,如果内部时钟周期短了,就将所少的延迟加到下一个内部时钟周期,然后再与外部时钟做比较,若是内部时钟周期长了,就将多出的延迟从下一个内部时钟刨除,如此往复,最终使内外时钟同步。

CFM式DLL工作图

CC式DLL工作图

CFM与CC各有优缺点,CFM的校正速度快,仅用两个时钟周期,但容易受到噪音干扰,如果测量失误,则内部的延迟就永远错下去。CC的优点则是更稳定可靠,如果比较失败,延迟受影响的只是一个数据,不会涉及到后面的延迟修正,但它的修正时间要比CFM长。

CK#起到触发时钟校准的作用,由于数据是在CK的上下沿触发,造成传输周期缩短了一半,因此必须要保证传输周期的稳定以确保数据的正确传输,这就要求CK的上下沿间距要有精确的控制。但因为温度、电阻性能的改变等原因,CK上下沿间距可能发生变化,此时预期相反的CK#就起到纠正的作用(CK上升快下降慢,CK#则是上升慢下降快)。

在写入时,以DQS的高/低电平期中部为数据周期分割点,而不是上/下沿,但数据的接收触发仍为DQS的上/下沿,DQS是双向信号,读内存时,由内存产生DQS的沿和数据的沿对齐,写入内存时,由外部产生,DQS的中间对应数据的沿,即此时DQS的沿对应数据最稳定的中间时刻;

图形解析

SDRAM在开机时的初始化过程

读写操作示意图,读取命令与列地址一块发出(当WE#为低电平是即为写命令)

非突发连续读取模式:不采用突发传输而是依次单独寻址,此时可等效于BL=1,虽然可以让数据是连续的传输,但每次都要发送列地址与命令信息,控制资源占用极大。

突发连续读取模式:只要指定起始列地址与突发长度,寻址与数据的读取自动进行,而只要控制好两段突发读取命令的间隔周期(与BL相同)即可做到连续的突发传输。

读取时预充电时序图:图中设定:CL=2、BL=4、tRP=2。自动预充电时的开始时间与此图一样,只是没有了单独的预充电命令,并在发出读取命令时,A10地址线要设为高电平(允许自动预充电)。可见控制好预充电启动时间很重要,它可以在读取操作结束后立刻进入新行的寻址,保证运行效率。

读取时数据掩码操作,DQM在两个周期后生效,突发周期的第二笔数据被取消

写入时数据掩码操作,DQM立即生效,突发周期的第二笔数据被取消

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 放大器
    +关注

    关注

    143

    文章

    13584

    浏览量

    213368
  • DDR
    DDR
    +关注

    关注

    11

    文章

    712

    浏览量

    65318

原文标题:【博文连载】DDR扫盲——DDR的特性分析

文章出处:【微信号:ChinaAET,微信公众号:电子技术应用ChinaAET】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    DDR存储器电源的内存解决方案

    廉价的双倍数据速率(DDR)内存(以及DDR2和DDR3等后来的版本)为台式机和笔记本电脑的工作内存提供了支柱。通过在脉冲序列的前沿和后沿上为存储器提供时钟,
    的头像 发表于 03-25 08:48 4456次阅读
    <b class='flag-5'>DDR</b><b class='flag-5'>存储</b>器电源的内存解决方案

    DDR内存条对比分析

    DDR内存条经历了DDR内存条、DDR2内存条、DDR3内存条三个时代。这里给出了DDR内存条、DDR
    发表于 12-29 14:21 3719次阅读

    基于DDR3存储器的数据处理应用

    3存储器控制器从视频处理器获取数据并将其传到PCI Express接口。DDR3存储器接口控制器概述从零开始设计一个DDR3存储器控制器是非
    发表于 05-27 05:00

    DSP--如何计算DDR存储容量

    做嵌入式开发的工程师肯定都接触过DDRDDR就是我们常说的内存的大小,现在DDR已经发展到DDR5系列了,存储容量和
    发表于 09-16 15:30

    DDR SDRAM的访问特性

    DDR SDRAM访问特性DDR控制器效率对比
    发表于 02-04 07:14

    检验DDR, DDR2 和DDR3 SDRAM命令和协议

    不只计算机存储器系统一直需要更大、更快、功率更低、物理尺寸更小的存储器,嵌入式系统应用也有类似的要求。本应用指南介绍了逻辑分析仪在检验DDR, DD
    发表于 08-06 08:29 81次下载

    DDR存储器电气特性验证

    DDR存储器电气特性验证  前言   几乎每一个电子设备,从智能手机到服务器,都使用了某种形式的RAM存储器。尽管闪存NAND继续流行(由于各式各样的消费电子
    发表于 12-08 10:51 1206次阅读

    基于FPGA的DDR2 SDRAM存储器用户接口设计

    使用功能强大的FPGA来实现一种DDR2 SDRAM存储器的用户接口。该用户接口是基于XILINX公司出产的DDR2 SDRAM的存储控制器,由于该公司出产的这种
    发表于 01-08 18:15 238次下载

    基于FPGA的DDR3多端口读写存储管理的设计与实现

    为了解决视频图形显示系统中多个端口访问DDR3的数据存储冲突,设计并实现了基于FPGA的DDR3存储管理系统。DDR3
    发表于 11-18 18:51 7133次阅读
    基于FPGA的<b class='flag-5'>DDR</b>3多端口读写<b class='flag-5'>存储</b>管理的设计与实现

    介绍DRAM、FLASH和DDR技术分析和对比

    DDR=Double Data Rate双倍速率同步动态随机存储器。严格的说DDR应该叫DDR SDRAM,人们习惯称为DDR,其中,SDR
    的头像 发表于 02-04 11:40 8205次阅读

    DDR5比较DDR4有什么新特性

    DDR5相比DDR4有什么新特性
    的头像 发表于 01-10 14:21 1.1w次阅读

    DDR5内存和DDR4内存差异总结

    DDR5的主要特性是芯片容量,不仅仅是更高的性能和更低的功耗,DDR5将具有改进的命令总线效率,更好的刷新方案以及增加的存储体组以获得额外的性能。
    发表于 09-17 16:41 1.7w次阅读

    PowerLab 笔记: DDR 存储器无处不在!

    PowerLab 笔记: DDR 存储器无处不在!
    发表于 11-07 08:07 0次下载
    PowerLab 笔记: <b class='flag-5'>DDR</b> <b class='flag-5'>存储</b>器无处不在!

    DDR3和DDR4的技术特性对比

    摘要:本文将对DDR3和DDR4两种内存技术进行详细的比较,分析它们的技术特性、性能差异以及适用场景。通过对比这两种内存技术,为读者在购买和使用内存产品时提供参考依据。
    发表于 09-27 17:42 3663次阅读

    DDR4的基本概念和特性

    DDR4,即第四代双倍数据率同步动态随机存取存储器(Double Data Rate Synchronous Dynamic Random Access Memory),是计算机内存技术的一个重要
    的头像 发表于 09-04 11:43 1907次阅读