0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

如何增加Cp、Rp以及TVS,提高隔离接口的ESD抗扰能力?

AGk5_ZLG_zhiyua 来源:未知 作者:佚名 2018-06-20 09:15 次阅读

隔离模块应用于各类复杂的工业环境中,以提升总线的抗干扰能力,但设备接口可能会采用端子与外部连接,可能会在安装、维修过程中有静电等能量输入,从而导致隔离模块损坏。那么该如何避免这样的问题呢?本文为你揭秘。

带隔离通信接口的设备,在不同的使用、安装状态下,接口会表现出完全不同的ESD特性,了解设备在不同的使用状态下,ESD对接口的影响的机理,才能有针对性地增加保护器件,提升隔离接口的ESD能力。下面以带有隔离CANRS-485通信接口为例,对常见的设备状态下,ESD的作用机理进行分析,并提出相应的改善措施。

一、设备控制侧有接保护地,总线侧悬空

如图1,此状态下,设备控制侧有接入保护地(PE),总线侧参考地悬空,与PE无任何连接。

图 1

此状态出现的可能场景:

产品开发测试过程中;

单个产品进行ESD测试时;

设备组网时,控制侧已接入保护地,正在进行总线接入或断开操作时;

设备组网后,总线侧未进行接地处理的。

静电分析:

假设控制侧均做了足够的保护措施,当控制侧接口受到静电放电时,能量通过控制侧保护器泄放至PE,对隔离通信接口基本无影响,如图 2。

图 2

当总线接口受到静电放电时,由于总线侧悬空,能量只能通过隔离栅的等效电容Ciso进行泄放,由于Ciso非常小,仅有几皮法至十几皮法,Ciso被迅速充电,两端电压Viso会非常高,几乎等同于放电电压,如图 3。电压全部施加在隔离接口模块的隔离栅,若电压超出了隔离栅的电压承受范围,则会导致内部隔离栅损坏。

图 3

对于一般的隔离接口模块,隔离栅可承受的静电放电电压只有4kV,对于更高等级的6kV或8kV的静电来说是非常脆弱的,极易出现损坏情况。

改善方法:

为了减轻隔离栅的压力,可以在隔离栅两边增加一个电容Cp, 为静电能量提供一个低阻抗的路径。如图 4,总线侧的静电能量大部分通过此电容泄放至PE,并可以有效降低隔离栅两侧电压,从而起到保护隔离接口模块的作用。

图 4

为了达到良好效果,Cp容值应远大于Ciso,建议取100pF~1000pF之间。若无安规要求,可与Cp并联一个大阻值泄放电阻,如1M,以防静电积累;若有安规要求,一般需要去除泄放电阻,同时选择安规电容。器件选择时,注意阻容耐压需要满足设备指标要求。

二、设备控制侧悬空,总线侧有接保护地

如图 5,此状态下,设备控制侧参考地悬空,与PE无任何连接,总线侧有接入保护地(PE)。

图 5

此状态出现的可能场景:

产品开发测试过程中;

单个产品进行ESD测试时;

设备组网时,总线侧先接地,控制侧未接地时;

设备组网后,控制侧未进行接地处理的。

静电分析:

类似的,当控制侧接口受到静电放电时,由于控制侧悬空,能量只能通过隔离栅的等效电容Ciso进行泄放,由于Ciso非常小,两端电压Viso会非常高,如图 6。电压全部施加在隔离接口模块的隔离栅,若电压超出了隔离栅的电压承受范围,则会导致内部隔离栅损坏。

图 6

当总线侧接口受到静电放电时,静电能量通过隔离接口模块内部总线侧器件泄放至PE,如图 7。若ESD能量超出了接口模块内部总线侧器件的ESD抗扰能力,总线接口则可能损坏。

图 7

改善方法:

类似的,在隔离栅并联增加一个电容Cp,可以为来自控制侧的静电能量提供一个低阻抗的路径。如图 8,控制侧的静电能量大部分通过此电容泄放至PE,从而起到保护隔离接口模块的作用。若无安规要求,可与Cp并联一个大阻值泄放电阻,如1M,以防静电积累。

图 8

对于总线侧的静电,可以在总线侧增加高等级ESD防护器件(如TVS管),静电能量会通过防护器件泄放至PE,由此来提高总线侧的静电能力,如图 9。TVS选型时需注意,其导通电压必须小于隔离接口可承受的最大电压,同时大于信号电压;在通信速率高、或节点数较多时,也需要注意尽量选取等效电容小的器件,以免影响总线正常通信。

图 9

三、设备控制侧、总线侧均有接保护地

如图 10,此状态下,设备控制侧、总线侧都通过一定方式接入保护地(PE)。

图 10

状态出现的可能场景:

设备自身接PE,总线组网后单点接PE。

静电分析:

当控制侧接口受到静电放电时,能量通过控制侧保护器泄放至PE1,对隔离通信接口基本无影响,如图 11。

图 11

当总线侧接口受到静电放电时,静电能量通过隔离接口模块内部总线侧器件泄放至PE2,如图 12。若ESD能量超出了接口模块内部总线侧器件的ESD抗扰能力,总线接口则可能损坏。

图 12

改善方法:

在总线侧增加高等级ESD防护器件(如TVS管),静电能量会通过防护器件泄放至PE2,由此来提高总线侧的静电能力,如图 13。

图 13

推荐的实际应用电路

为了满足上述提到的三种设备状态下,隔离接口模块均得到有效的静电保护,建议进行隔离接口设计时,参考图 14所示电路,增加Cp、Rp以及TVS,提高隔离接口的ESD抗扰能力。注意,若产品有安规要求,如需要进行耐压测试、绝缘电阻测试,则不能增加Rp电阻。

由于设备实际应用中会存在各种不同的状态,对于与上述描述不同的情况,也可按以上的方法进行分析,并有针对性的增加保护器件,从而达到提升ESD抗扰能力的作用。

图 14

图 15 CTM1051(A)HP的EMC性能

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • ESD
    ESD
    +关注

    关注

    48

    文章

    1997

    浏览量

    172619
  • 静电
    +关注

    关注

    1

    文章

    495

    浏览量

    36291
  • 控制设备
    +关注

    关注

    0

    文章

    132

    浏览量

    10700

原文标题:如何提高总线隔离的ESD抗扰能力?

文章出处:【微信号:ZLG_zhiyuan,微信公众号:ZLG致远电子】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    用于绝对编码器的RS-485接口高EMC度设计包括BOM及层图

    ) 可省去外部 ESD 组件的成本设计实现了业界最高的 IEC 61000-4-4 快速电气瞬变度支持 4 线制 RS-485 接口标准(如 EnDat2.2 和 BiSS)或 2
    发表于 09-30 09:34

    具有高达15kV可靠ESD性的EnDat 2.2位置编码器接口

    ,满足 IEC61800-3 中针对 ESD、快速瞬变脉冲和浪涌而规定的 EMC 性要求。主要特色设计满足 IEC61800-3 中针对 ESD、快速瞬变脉冲和浪涌而规定的 EMC
    发表于 11-19 16:18

    TVS管的ESD静电防护原理

    的布线情况、可用的电路板空间以及被保护电路的电特性来决定。此外,了解保护元件的特性知识也非常必要,需要考虑的重要因素之一是器件的箝位电压。所谓箝位电压是在esd器件里跨在瞬变电压消除器(TVS)上的电压
    发表于 01-14 14:21

    射频模块类产品,ESD度应如何考虑?

    走线,在静电泄放路径上特意增加一些过孔来减小阻抗。最终做出来的样机也通过了ESD度实验。图5 外接天线接口
    发表于 10-04 08:00

    请问如何改良开关检测电路,增加度?

    电路上的开关检测电路,外部DI1开路的时候,光耦不发光,DIB1输入mcu高电平;外部DI1合闸接地GND-E的时候,光耦发光,DIB1低电平。在平常应用没问题,但是做度试验就不行了,DI1和GND-E加差模2.5kV,100KHz的阻尼振荡干扰信号,整个设备就死机了
    发表于 03-25 09:16

    新型TVS ESD 系列保护器件

    的静电放电性能测试中,表现出了优于其它同类部件的性能。其触发和箝位电压低于典型聚合物静电放电器件,从而大幅提高了对敏感电子部件的保护能力TVS ESD ARRAYS产品特点: 1.
    发表于 07-22 10:02

    减少排放并提高隔离的CAN系统的抗干扰能力

    相同条件下,ISO1042的排放在性能上优于竞争对手的设备。免疫抗干扰能力是设备在存在干扰的情况下正常运行的能力。 为了证明隔离的CAN设备的
    发表于 08-19 15:55

    ESD度应当如何考虑和设计?

    阻容网络R36并联C82,SMA、静电泄放网络与螺丝孔在一条直线上,保证路径最短,且路径上没有任何走线,在静电泄放路径上特意增加一些过孔来减小阻抗。最终做出来的样机也通过了ESD
    发表于 10-22 12:07

    什么时ESD作用机理,看完你就明白了

    ,总线侧有接入保护地(PE),如下图。接下来进行分析:当总线侧接口受到静电放电时,静电能量通过隔离接口模块内部总线侧器件泄放至PE,但若ESD能量超出了
    发表于 03-22 18:00

    隔离度分析

    隔离度分析1、磁隔离器简介数字磁隔离器是一种电气隔离状态下完成数字信号传输的器件,数字磁
    发表于 09-13 09:40

    针对射频模块类产品,ESD度该如何考虑和设计

    硬件工程师在设计产品时,ESD度是一个重要的考虑指标。静电对于大部分电子产品来说都存在危害,射频模块对静电更加敏感。那么针对射频模块类产品,ESD
    发表于 01-20 14:29 986次阅读
    针对射频模块类产品,<b class='flag-5'>ESD</b><b class='flag-5'>抗</b><b class='flag-5'>扰</b>度该如何考虑和设计

    如何满足静电放电(ESD度测试要求?

    在设计满足全球电磁兼容能力(EMC)标准的产品时,静电放电(ESD度测试至关重要。大多数产品都会遵循主要国际标准,比如IEC 61000-4-2和美国ANSI C63.16,都规
    发表于 06-12 09:14 4941次阅读
    如何满足静电放电(<b class='flag-5'>ESD</b>)<b class='flag-5'>抗</b><b class='flag-5'>扰</b>度测试要求?

    TVS Layout对于系统防护效果的影响

    随着晶片先进制程的演进,晶片对于抵御外在ESD/EOS干扰的能力越来越弱,进而造成对外接口(例如:USB, HDMI, LAN等)对于ESD/EOS等能量的
    的头像 发表于 07-20 17:29 1450次阅读
    <b class='flag-5'>TVS</b> Layout对于系统防护效果的影响

    TVS Layout与系统对于ESD的防护能力探讨

    随着晶片先进制程的演进,晶片对于抵御外在ESD/EOS干扰的能力越来越弱,进而造成对外接口(例如:USB, HDMI, LAN等)对于ESD/EOS等能量的
    的头像 发表于 10-10 13:49 1194次阅读
    <b class='flag-5'>TVS</b> Layout与系统对于<b class='flag-5'>ESD</b>的防护<b class='flag-5'>能力</b>探讨

    ESD度增强型TPS23753A IEEE 802.3 PoE接口和转换器控制器数据表

    电子发烧友网站提供《ESD度增强型TPS23753A IEEE 802.3 PoE接口和转换器控制器数据表.pdf》资料免费下载
    发表于 03-28 13:56 0次下载
    <b class='flag-5'>ESD</b><b class='flag-5'>抗</b><b class='flag-5'>扰</b>度增强型TPS23753A IEEE 802.3 PoE<b class='flag-5'>接口</b>和转换器控制器数据表