突发结束(CTI_O=3’b111)表示当前操作是当前突发的最后一次操作,主设备在当前操作结束后紧接着的时钟周期不再发起操作。
图26给出了CTI_O=3’b111的用法。图中共有3次操作。第一次操作和第二次操作是一个突发操作的一部分。第一次操作发生在上升沿0,这是一次寄存反馈读操作,第二次操作是该突发操作的最后一个操作,主设备将CTI_O置为3’b111表示整个突发操作结束。第三次操作为单次写操作。
图26 Wishbone总线的突发结束
图26的操作过程如下:
在时钟上升沿0到达之前,一个突发寄存反馈读操作正在进行。从设备将数据放到数据总线DAT_I()。
在时钟上升沿0,主设备将DAT_I()采样,并更新地址总线ADR_O(),同时将CTI_O()置为3’b111表示本次突发读操作即将结束。从设备根据时钟上升沿0采样到的CTI_O()的值(不等于3’b111)知道操作还在进行,因此仍然将ACK_I置高,并在数据总线DAT_I()放上新的数据。
在时钟上升沿1,主设备将DAT_I()采样完成整个突发读操作,同时主设备将新地址信号放到地址总线ADR_O()上,将新数据信号放到数据总线DAT_O()上,将WE_O置为高表示写操作,CTI_O()置为3’b111表示本次写操作只进行一次。由于从设备根据CTI_O()为3’b111知道整个突发读操作结束,而不了解主设备将发起写操作,因此将ACK_I置低。
在时钟上升沿2,从设备检测到主设备的写操作,并将数据DAT_O()采样,同时将ACK_I置高。
在时钟上升沿3,主设备将CYC_O和STB_O置低表示操作结束,从设备将ACK_I置低。
-
时钟
+关注
关注
11文章
1750浏览量
131918 -
总线
+关注
关注
10文章
2909浏览量
88510 -
Wishbone
+关注
关注
0文章
16浏览量
10448
原文标题:【博文连载】Wishbone总线突发结束方式
文章出处:【微信号:ChinaAET,微信公众号:电子技术应用ChinaAET】欢迎添加关注!文章转载请注明出处。
发布评论请先 登录
相关推荐
wishbone总线
基于WISHBONE总线的FLASH闪存接口设计
突发功率测量的两种方法
基于Wishbone片上总线的IP核的互联
基于Wishbone总线的UART IP核设计
![基于<b class='flag-5'>Wishbone</b><b class='flag-5'>总线</b>的UART IP核设计](https://file1.elecfans.com//web2/M00/A5/E7/wKgZomUMOrWAAGUWAAAOdRCQZ4Q309.jpg)
基于WISHBONE总线的FLASH闪存接口设计
![基于<b class='flag-5'>WISHBONE</b><b class='flag-5'>总线</b>的FLASH闪存接口设计](https://file.elecfans.com/web2/M00/49/00/pYYBAGKhtDKAbkqgAAAM_gQfa4w690.jpg)
基于WISHBONE总线的通用接口控制器
![基于<b class='flag-5'>WISHBONE</b><b class='flag-5'>总线</b>的通用接口控制器](https://file.elecfans.com/web2/M00/49/22/pYYBAGKhtDqAEUUwAAAOFNqiKpo706.jpg)
Wishbone总线实现UART IP核设计
![<b class='flag-5'>Wishbone</b><b class='flag-5'>总线</b>实现UART IP核设计](https://file.elecfans.com/web2/M00/49/2B/pYYBAGKhtDyAKnE_AAAMjaEOU7Y150.jpg)
基于FPGA的SDX总线与Wishbone总线接口设计
![基于FPGA的SDX<b class='flag-5'>总线</b>与<b class='flag-5'>Wishbone</b><b class='flag-5'>总线</b>接口设计](https://file.elecfans.com/web2/M00/49/44/pYYBAGKhtEKANZZSAAATtTtER-c073.jpg)
Wishbone一般总线规范的共同特点
![<b class='flag-5'>Wishbone</b>一般<b class='flag-5'>总线</b>规范的共同特点](https://file.elecfans.com/web1/M00/56/79/o4YBAFs-sxWATpKWAABVFvU51vE529.png)
Wishbone寄存反馈周期结束方式方式
![<b class='flag-5'>Wishbone</b>寄存反馈周期<b class='flag-5'>结束</b>方式方式](https://file.elecfans.com/web1/M00/58/56/pIYBAFtXywOASKe8AAAW6OL6hqM180.png)
Wishbone总线的主要特征概括
![<b class='flag-5'>Wishbone</b><b class='flag-5'>总线</b>的主要特征概括](https://file.elecfans.com/web1/M00/5B/4D/pIYBAFtuOM6AGYxkAAASSkehqKo397.png)
Wishbone II交易总线:速度的另一个等级
![<b class='flag-5'>Wishbone</b> II交易<b class='flag-5'>总线</b>:速度的另一个等级](https://file.elecfans.com//web2/M00/7A/ED/pYYBAGNx8JGAQ0uoAAAid-Xic3o069.jpg)
评论