0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Wishbone总线的突发结束

SwM2_ChinaAET 来源:未知 作者:李倩 2018-07-26 09:01 次阅读

突发结束(CTI_O=3’b111)表示当前操作是当前突发的最后一次操作,主设备在当前操作结束后紧接着的时钟周期不再发起操作。

图26给出了CTI_O=3’b111的用法。图中共有3次操作。第一次操作和第二次操作是一个突发操作的一部分。第一次操作发生在上升沿0,这是一次寄存反馈读操作,第二次操作是该突发操作的最后一个操作,主设备将CTI_O置为3’b111表示整个突发操作结束。第三次操作为单次写操作。

图26 Wishbone总线的突发结束

图26的操作过程如下:

在时钟上升沿0到达之前,一个突发寄存反馈读操作正在进行。从设备将数据放到数据总线DAT_I()。

在时钟上升沿0,主设备将DAT_I()采样,并更新地址总线ADR_O(),同时将CTI_O()置为3’b111表示本次突发读操作即将结束。从设备根据时钟上升沿0采样到的CTI_O()的值(不等于3’b111)知道操作还在进行,因此仍然将ACK_I置高,并在数据总线DAT_I()放上新的数据。

在时钟上升沿1,主设备将DAT_I()采样完成整个突发读操作,同时主设备将新地址信号放到地址总线ADR_O()上,将新数据信号放到数据总线DAT_O()上,将WE_O置为高表示写操作,CTI_O()置为3’b111表示本次写操作只进行一次。由于从设备根据CTI_O()为3’b111知道整个突发读操作结束,而不了解主设备将发起写操作,因此将ACK_I置低。

在时钟上升沿2,从设备检测到主设备的写操作,并将数据DAT_O()采样,同时将ACK_I置高。

在时钟上升沿3,主设备将CYC_O和STB_O置低表示操作结束,从设备将ACK_I置低。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 时钟
    +关注

    关注

    10

    文章

    1720

    浏览量

    131339
  • 总线
    +关注

    关注

    10

    文章

    2864

    浏览量

    87973
  • Wishbone
    +关注

    关注

    0

    文章

    16

    浏览量

    10417

原文标题:【博文连载】Wishbone总线突发结束方式

文章出处:【微信号:ChinaAET,微信公众号:电子技术应用ChinaAET】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    wishbone总线

    想请教各位前辈,wishbone在工作中很常用吗?我最近在学关于这个的代码,感觉很难懂,而时间又感觉不大够用,需要重点攻击, 所以想知道是否值得投入大量的时间去研究它。望各位前辈不吝赐教
    发表于 03-02 23:37

    基于WISHBONE总线的FLASH闪存接口设计

    WISHBONE总线,所以本设计的接口具有可移植性。 Am29LV160D芯片特点Am29LV160D是一种仅需采用3.0V电源进行读写的闪存。该器件提供了70ns、90ns、120ns读取时间,无需高速微处理器
    发表于 12-05 10:35

    突发功率测量的两种方法

    对于无线信号功率测试来说,TDMA信号、Bluetooth蓝牙信号或者雷达脉冲信号都是基于时域中周期性重复的突发结构来实现的。与连续平稳信号的功率测量不同,这种突发信号的功率测量受到频谱分析仪捕获时间的影响,相对来说比较复杂,突发
    发表于 06-10 07:31

    基于Wishbone片上总线的IP核的互联

    以 FPGA 技术为基础,以Verilog HDL 为载体,设计了遵守Wishbone 片上总线规范的IP 核接口,实现了片上系统的IP 核互联。
    发表于 01-13 15:09 13次下载

    基于Wishbone总线的UART IP核设计

    本文介绍的基于Wishbone总线的UART IP核的设计方法,通过验证表明了各项功能达到预期要求,为IP核接口的标准化设计提供了依据。此外,该IP核代码全部采用模块化的Verilog-HDL语言编写,
    发表于 06-10 11:47 3745次阅读
    基于<b class='flag-5'>Wishbone</b><b class='flag-5'>总线</b>的UART IP核设计

    基于WISHBONE总线的FLASH闪存接口设计

    本文简要介绍了AMD 公司Am29LV160D 芯片的特点,并对WISHBONE总线作了简单的介绍,详细说明了FLASH memory 与WISHBONE 总线的硬件接口设计及部分Ve
    发表于 06-23 16:32 18次下载
    基于<b class='flag-5'>WISHBONE</b><b class='flag-5'>总线</b>的FLASH闪存接口设计

    基于WISHBONE总线的通用接口控制器

    通用IO接口是Soc系统中非常重要的一种外围端口.本文完成了一种基于WISHBONE总线的GPIO_W B拉制器的逻拜设计和物理实现.文中较其体地介绍了GPIO_W B核的体系结构以及WISHBONE接Q和DMA传偷方式
    发表于 09-21 16:57 32次下载
    基于<b class='flag-5'>WISHBONE</b><b class='flag-5'>总线</b>的通用接口控制器

    Wishbone总线实现UART IP核设计

    该设计采用了自顶向下的模块化划分和有限状态机相结合的方法,由于其应用了标准的Wishbone总线接口,从而使微机系统与串行设备之间的通信更加灵活方便。验证结果表明,这种新的架构
    发表于 10-19 15:01 27次下载
    <b class='flag-5'>Wishbone</b><b class='flag-5'>总线</b>实现UART IP核设计

    基于FPGA的SDX总线Wishbone总线接口设计

    介绍了基于硬件描述语言Verilog HDL设计的SDX总线Wishbone总线接口转化的设计与实现,并通过Modelsim进行功能仿真,在QuartusⅡ软件平台上综合,最终在Altera公司的CycloneⅢ系列FPGA上
    发表于 01-11 10:21 25次下载
    基于FPGA的SDX<b class='flag-5'>总线</b>与<b class='flag-5'>Wishbone</b><b class='flag-5'>总线</b>接口设计

    基于AMBA与WISHBONE的SoC总线桥KBar控制器的设计

    基于AMBA与WISHBONE的SoC总线桥KBar控制器的设计_陈俊锐
    发表于 03-19 11:31 0次下载

    SRAM 72-Mbit QDR® II SRAM 2 字突发结

    SRAM 72-Mbit QDR® II SRAM 2 字突发结
    发表于 10-10 08:58 12次下载
    SRAM 72-Mbit QDR® II SRAM 2 字<b class='flag-5'>突发结</b>构

    Wishbone一般总线规范的共同特点

    支持用户定义的标签。这些标签可以用于为地址、数据总线提供额外的信息如奇偶校验,为总线周期提供额外的信息如中断向量、缓存控制操作的类型等。Wishbone规范只定义标签的时序,而标签的具体含义用户可自行定义。支持用户定义的标签是
    的头像 发表于 07-06 08:07 2973次阅读
    <b class='flag-5'>Wishbone</b>一般<b class='flag-5'>总线</b>规范的共同特点

    Wishbone寄存反馈周期结束方式方式

    不支持CTI_O()的主设备必须将该信号置为3’b000或者3’b111,这两个是等价的。主设备和从设备可以支持这些突发模式中的一部分,对于不支持的突发模式,主设备必须将CTI_O()置为3’b000,从设备必须将CTI_I()理解为3’b000。
    的头像 发表于 07-25 08:56 2753次阅读
    <b class='flag-5'>Wishbone</b>寄存反馈周期<b class='flag-5'>结束</b>方式方式

    Wishbone总线的主要特征概括

    在以上介绍的三种总线中,CoreConnect虽免费不过需要IBM 公司许可,ARM 没有明确的正式说法,可能也会免费,而Wishbone 是绝对免费的。三种总线都是同步的总线,使用时
    的头像 发表于 08-11 09:14 4759次阅读
    <b class='flag-5'>Wishbone</b><b class='flag-5'>总线</b>的主要特征概括

    Wishbone II交易总线:速度的另一个等级

    Wishbone B.3总线。以类似的方式,Altera引入了自己的互连方案,称为Avalon Bus,SOPC Builder和Nios(II)系统就是围绕该方案制造的。Xilinx 还推出了自己的总线,称为片上外设
    的头像 发表于 11-14 15:38 1189次阅读
    <b class='flag-5'>Wishbone</b> II交易<b class='flag-5'>总线</b>:速度的另一个等级