0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Wishbone总线的地址不变突发示例

SwM2_ChinaAET 来源:未知 作者:李倩 2018-07-27 09:02 次阅读

地址不变突发是一个总线周期,在这个总线周期中完成多次操作,但是地址不变。地址不变突发的典型应用是以DMA方式读/写FIFO。主设备在时钟的某一个上升沿将CTI()置为3’b001后,下一个周期的操作必须与本周期,包括SEL_O()信号也不能改变,即在地址不变突发中的每一次操作除传输的数据可能发生变化外其他都是相同的。

图27 Wishbone总线的地址不变突发示例

图27给出了一个地址不变突发写总线周期示例。图中主设备和从设备一共进行了4次操作。

在时钟上升沿0,主设备将地址信号ADR_O()放到总线上,将数据信号DAT_O()、TGD_O()放到总线上,将WE_O置为高表示写操作,将CTI_O()置为3’b001表示地址不变突发总线周期,将适当的SEL_O()信号置高通知从设备将数据总线上哪些信号是有效的,将CYC_O和TGC_O置高表示操作正在进行,将STB_O置高表示第一次写操作开始。

在时钟上升沿1,从设备检测到主设备的写操作,将DAT_I()采样,并置高ACK_O。

在时钟上升沿2,主设备检测到ACK_I为高,知道第一次传输顺利完成,由于数据没有准备好,于是将STB_O置低表示插入等待周期。

在等待周期,从设备知道地址不变突发写操作仍然在进行,因此一直将ACK_O置高。但是此时主设备和从设备知道没有真正的传输发生。

在时钟上升沿3,主设备已经将新的数据准备好,于是将STB_O置高表示第二次写操作开始,并更新DAT_O()。

在时钟上升沿4,从设备检测到主设备的写操作,将DAT_I()采样。同时从设备发现没有足够的空间存储数据或者由于其他原因不能及时接收新的数据,于是将ACK_O置低插入等待周期。主设备检测到ACK_I为高,于是发起第三次操作,更新DAT_O()。

在时钟上升沿5,从设备发现可以继续接收数据,于是将DAT_I()采样并将ACK_O置高。

在时钟上升沿6,主设备检测到ACK_I为高,于是发起第四次操作,更新DAT_O(),同时将CTI_O置为3’b111表示本次操作为最后一次操作。

在时钟上升沿7,从设备将DAT_I()采样,并根据CTI_O为3’b111知道本次地址不变突发写操作完成,于是将ACK_O置低。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 时钟
    +关注

    关注

    10

    文章

    1713

    浏览量

    131267
  • 总线
    +关注

    关注

    10

    文章

    2858

    浏览量

    87894
  • Wishbone
    +关注

    关注

    0

    文章

    16

    浏览量

    10409

原文标题:【博文连载】Wishbone总线地址不变突发结束方式

文章出处:【微信号:ChinaAET,微信公众号:电子技术应用ChinaAET】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    wishbone总线

    想请教各位前辈,wishbone在工作中很常用吗?我最近在学关于这个的代码,感觉很难懂,而时间又感觉不大够用,需要重点攻击, 所以想知道是否值得投入大量的时间去研究它。望各位前辈不吝赐教
    发表于 03-02 23:37

    基于WISHBONE总线的FLASH闪存接口设计

    部件,提高系统吞吐量。FLASH接口的设计 由于OR1200采用的是WISHBONE共享总线,其地址线为32位,数据线也为32位。设计中采用将低位与FLASH相联接,并将接口位度设计为16位。原理框图
    发表于 12-05 10:35

    基于Wishbone片上总线的IP核的互联

    以 FPGA 技术为基础,以Verilog HDL 为载体,设计了遵守Wishbone 片上总线规范的IP 核接口,实现了片上系统的IP 核互联。
    发表于 01-13 15:09 13次下载

    基于Wishbone总线的UART IP核设计

    本文介绍的基于Wishbone总线的UART IP核的设计方法,通过验证表明了各项功能达到预期要求,为IP核接口的标准化设计提供了依据。此外,该IP核代码全部采用模块化的Verilog-HDL语言编写,
    发表于 06-10 11:47 3738次阅读
    基于<b class='flag-5'>Wishbone</b><b class='flag-5'>总线</b>的UART IP核设计

    基于WISHBONE总线的FLASH闪存接口设计

    本文简要介绍了AMD 公司Am29LV160D 芯片的特点,并对WISHBONE总线作了简单的介绍,详细说明了FLASH memory 与WISHBONE 总线的硬件接口设计及部分Ve
    发表于 06-23 16:32 18次下载
    基于<b class='flag-5'>WISHBONE</b><b class='flag-5'>总线</b>的FLASH闪存接口设计

    基于WISHBONE总线的通用接口控制器

    通用IO接口是Soc系统中非常重要的一种外围端口.本文完成了一种基于WISHBONE总线的GPIO_W B拉制器的逻拜设计和物理实现.文中较其体地介绍了GPIO_W B核的体系结构以及WISHBONE接Q和DMA传偷方式
    发表于 09-21 16:57 32次下载
    基于<b class='flag-5'>WISHBONE</b><b class='flag-5'>总线</b>的通用接口控制器

    Wishbone总线实现UART IP核设计

    该设计采用了自顶向下的模块化划分和有限状态机相结合的方法,由于其应用了标准的Wishbone总线接口,从而使微机系统与串行设备之间的通信更加灵活方便。验证结果表明,这种新的架构
    发表于 10-19 15:01 27次下载
    <b class='flag-5'>Wishbone</b><b class='flag-5'>总线</b>实现UART IP核设计

    基于FPGA的SDX总线Wishbone总线接口设计

    介绍了基于硬件描述语言Verilog HDL设计的SDX总线Wishbone总线接口转化的设计与实现,并通过Modelsim进行功能仿真,在QuartusⅡ软件平台上综合,最终在Altera公司的CycloneⅢ系列FPGA上
    发表于 01-11 10:21 25次下载
    基于FPGA的SDX<b class='flag-5'>总线</b>与<b class='flag-5'>Wishbone</b><b class='flag-5'>总线</b>接口设计

    基于AMBA与WISHBONE的SoC总线桥KBar控制器的设计

    基于AMBA与WISHBONE的SoC总线桥KBar控制器的设计_陈俊锐
    发表于 03-19 11:31 0次下载

    Wishbone一般总线规范的共同特点

    支持用户定义的标签。这些标签可以用于为地址、数据总线提供额外的信息如奇偶校验,为总线周期提供额外的信息如中断向量、缓存控制操作的类型等。Wishbone规范只定义标签的时序,而标签的具
    的头像 发表于 07-06 08:07 2958次阅读
    <b class='flag-5'>Wishbone</b>一般<b class='flag-5'>总线</b>规范的共同特点

    Wishbone总线突发结束

    在时钟上升沿1,主设备将DAT_I()采样完成整个突发读操作,同时主设备将新地址信号放到地址总线ADR_O()上,将新数据信号放到数据总线DAT_O()上,将WE_O置为高表示写操作,
    的头像 发表于 07-26 09:01 3135次阅读
    <b class='flag-5'>Wishbone</b><b class='flag-5'>总线</b>的<b class='flag-5'>突发</b>结束

    Wishbone部分地址译码的实现

    Wishbone部分地址译码的实现如图26所示。对于图中所示IP核,我们假设其只有4个地址,对应4组寄存器。地址译码器首先译码出其地址并给出
    的头像 发表于 08-05 08:44 3623次阅读
    <b class='flag-5'>Wishbone</b>部分<b class='flag-5'>地址</b>译码的实现

    Wishbone总线的主要特征概括

    在以上介绍的三种总线中,CoreConnect虽免费不过需要IBM 公司许可,ARM 没有明确的正式说法,可能也会免费,而Wishbone 是绝对免费的。三种总线都是同步的总线,使用时
    的头像 发表于 08-11 09:14 4746次阅读
    <b class='flag-5'>Wishbone</b><b class='flag-5'>总线</b>的主要特征概括

    Wishbone II交易总线:速度的另一个等级

    Wishbone B.3总线。以类似的方式,Altera引入了自己的互连方案,称为Avalon Bus,SOPC Builder和Nios(II)系统就是围绕该方案制造的。Xilinx 还推出了自己的总线,称为片上外设
    的头像 发表于 11-14 15:38 1180次阅读
    <b class='flag-5'>Wishbone</b> II交易<b class='flag-5'>总线</b>:速度的另一个等级

    数据总线地址总线的区别

    数据总线地址总线是计算机系统中至关重要的两种总线,它们在数据传输和地址指定方面发挥着不同的作用。
    的头像 发表于 09-10 11:40 1213次阅读