盘点DARPA对摩尔定律长日将尽时分的未雨绸缪

DARPA今年会议聚焦于集成线路设计，为美国半导体产业在摩尔定律走向极限后做未雨绸缪。

美国DARPA(Defense Advanced Research Projects Agency)的今年会议刚结束，与去年不同的是今年的议题高度集中于线路设计，预计要在5年内投入15亿美元的研发预算，目标是2025至2030年有机会可以开展的技术。

DARPA是一个聚焦大学、企业、国家实验室研究方向的机构，虽然它带有浓厚的国防战略色彩，但是对于民用科技也多次产生深远的影响，譬如已成现代文明基石的Internet，就是由其发展出的ARPANET与IBM的Bitnet所整合出的架构。

在集成线路设计方面的题目大致有下列几个：芯片架构(architecture)的变更、新设计流程、机器学习的自动化电路设计(EDA)、开源硬件IP以及3D单片堆叠(monolithic stacking)。

芯片架构的变更包括过去已开始着手的基础层次变更，譬如记忆体存取型态的更新，还有软件定义的硬件(software-defined hardware)。软件定义的硬件是指硬件可以预知要处理数据的种类，因而可以重新配置(reconfigure)线路，变成该数据的有效率处理器。另外还有特定领域系统芯片(domain specific system-on-chip)，目的在于在建立基础架构让一已配备特定资源的芯片能被更广泛的使用。

新设计流程的目的是要让用极精简的人力就能设计以前大团队才能设计的芯片，用的方法是使用抽象化和自动化的高阶程式设计系统芯片。除了大幅降低设计人力资源门槛外，还很容易变更设计，并且能在不同制程平台上搬动。Synopsis、Cadence、Mentor均参加此一计划。

机器学习的自动化电路设计是另一项可以精简人力资源或者是提高生产力的计划。当设计工程师以自动化电路设计工具设计集成线路时，机器学习也跟着学习设计。初步探讨的结果，此一概念可行。由于机器学习需要大数据，云的布建是基础工程。

硬件IP的建立是半导体行之有年的做法，但是开源的硬件IP则是另一回事。在半导体制程与设计日益复杂的环境下，硬件IP有可能步上软件的后尘、走向开源，节省产业对于验证个别硬件IP所需下的工夫，集中精力于线路与功能的创新。

3D单片堆叠比3D封装在性能上更胜一筹，用不是太先进的制程的3D单片堆叠芯片也有机会能在性能和成本上和用最先进的制程设计生产的芯片比肩齐步，对于老旧晶圆厂相当有帮助。

DARPA的这些计划基本上都是对美国半导体产业在摩尔定律长日将尽时分的未雨绸缪。如果制程微缩不能再创造经济价值，何以为继？这些计划就是尝试方向。另一个更明白的议程是竞争，毕竟DARPA是Sputnik卫星发射后的回应，其议程就不言而喻了。