0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

PCIe扫盲—PCIe错误检测机制的详细资料概述

SwM2_ChinaAET 来源:未知 作者:易水寒 2018-08-18 11:05 次阅读

PCIe总线错误检测囊括了链路(Link)上的错误以及包传递过程中的错误,如下图所示。用户设计的应用程序层中的错误不属于链路传输中的错误,不应当通过PCIe的错误检测与处理机制处理,一般可借助设备特殊中断(Device Specific Interrupt)等合适的方式进行报告与处理。

包传递过程的错误主要通过CRC编码来检测。PCIe定义了两种CRC——LCRC和ECRC。其中LCRC(Link CRC)由数据链路层产生和校检,用于检测从一端的数据链路层发送到另一端的数据链路层的TLP是否发生的错误。而ECRC(End-to-end CRC)由事务层产生和校检,且ECRC是可选的。

有人可能会质疑ECRC存在的必要性,因为LCRC已经对TLP进行了CRC校检,在此基础上多加一层ECRC可能是没有必要的。这里来简单地说明一下,一般情况下(尤其是没有Switch的简单PCIe总线系统中),ECRC的确是没有必要存在的。ECRC主要为解决Switch中传输的可能错在的传输错误问题的,换句话说,如果用户的设计中并没有Switch(只是简单的Root与Endpoint的端对端直连),完全可以不使用ECRC。

如下图所示,假设来自Endpoint的TLP被正确地传输到Switch的Downstream输入端口(Ingress Port),Downstream输入端口中的数据链路层也完成了对其的LCRC校检,且未发现错误。然后Switch会将该LCRC移除,并添加新的序列号(Sequence Number),随后重新计算LCRC,再将该TLP发送至Switch的Upstream输出端口(Egress Port)。显然,在此过程中TLP是不受保护的,一旦期间数据传输遇到错误等异常,可能会导致重新计算LCRC前的数据已经受到了破坏,且仅仅使用LCRC是无法发现这样的错误的。

注:关于序列号(Sequence Number),可以参考前面的关于Ack/Nak的相关文章。

需要注意的是,ECRC是AER中的一部分,要想使用ECRC,该PCIe设备必须是支持AER的。

如果按照错误产生的层(Layer)来分,则可以分为物理层错误,数据链路层错误和事务层错误。

物理层错误(Physical Layer Errors)主要有:

· 8b/10b编解码异常

· Framing异常(8b/10b编码中是可选的,128b/130b中是必选的)

· Elastic Buffer错误(可选的)

· 起始字符失锁(Loss of Symbol Lock)或者通道对齐失锁(Lane Deskew)(可选的)

数据链路层错误(Data Link Layer Errors)主要有:

· LCRC校检失败

· 序列号(Sequence Number)异常

· DLLP中的16-bit CRC校检失败

· 链路层协议错误(Link Layer Protocol Errors)

事务层错误(Transaction Layer Errors)主要有:

· ERCR校检失败(可选的)

· 异常的TLP(Malformed TLP)(即TLP的格式异常)

· 流量控制协议异常(Flow Control Protocol Violation)

· 不支持的请求

· 数据损坏(Data Corruption,又称为Poisoned Packet)

· Completer Abort(可选的)

· 接收端溢出(Receiver Overflow)(可选的)

· 返回包超时(Completion Timeout)

· 不对应的返回包(Unexpected Completion,即Completion与发出的Request不一致)

当接收端的物理层检测到TLP存在错误时,如果再将该TLP继续传送至数据链路层和事务层必然也会发现错误。而过多的错误会让错误分析与处理变得困难。因此,没有必要在向上传递该TLP,而是将其直接扔掉,并报告相应的错误。

然而,即使这样,PCIe总线的错误报告中也有很多错误源自同一个错误源。因此需要对错误进行优先级排序,使得错误源(最底层的错误)的优先级更高,能够最先得到处理。PCIe总线中的错误优先级排序如下(优先级从高到低):

· 不可更正的内部错误(Uncorrectable Internal Error)

· 接收端Buffer溢出

· 流量控制协议错误

· ECRC校检失败

· 异常的TLP(Malformed TLP)

· AtomicOp Egress Blocked

· TLP包头异常(TLP Prefix Blocked)

· 访问控制服务(Access Control Services,ACS)异常

· MC(Multi-cast) Blocked TLP

· 不支持的请求(Unsupported Request,UR),Completer Abort(CA)或者不对应的返回包(Unexpected Completion)

· 接收到损坏的数据包(Poisoned Packet)

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • crc
    crc
    +关注

    关注

    0

    文章

    199

    浏览量

    29413
  • Link
    +关注

    关注

    0

    文章

    100

    浏览量

    26890
  • PCIe
    +关注

    关注

    15

    文章

    1185

    浏览量

    82324

原文标题:【博文连载】PCIe扫盲——PCIe错误检测机制

文章出处:【微信号:ChinaAET,微信公众号:电子技术应用ChinaAET】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    PCIe简介及引脚定义

    2010年,PCIe 3.0 将数据速率提高到了 8.0 GT/s ,并采用了新的 128b/130b 编码机制,使每个引脚的带宽比 PCIe 2.0 翻了一番。新的编码机制通过采用三
    的头像 发表于 01-04 11:17 1w次阅读

    PCIE总线基本资料

    本帖最后由 eehome 于 2013-1-5 10:11 编辑 PCIE总线基本资料
    发表于 08-06 10:47

    PCIE总线详细资料

    PCIE总线详细资料
    发表于 02-15 15:23

    基于12槽PCIE扩展坞知识资料

    PCIE SSD+1个级联扩展,是稳定、高性能的PCIe扩展基础设备。 基于12槽PCIE扩展坞知识资料.zip [/tr]
    发表于 07-03 09:37

    基于PCIe DMA的多通道数据采集和回放IP

    SGDMA资源使用(XCKU060为例,PCIe 3.0 x8):1.LUTs:21086,FFs:35687,BRAM:166,PCIe:1 可交付资料:1.详细的用户手册2.De
    发表于 11-25 22:27

    PCIe的技术原理详细说明

    列出该设备的PCIe详细信息(技术发烧友或数字控请关注该部分)。这些内容存储在PCIe配置空间,它们描述的是PCIe本身的特性。如下图所示(低位地址0x00在最左边),可以看到这是一个
    发表于 05-25 09:22

    体验紫光PCIE之使用WinDriver驱动紫光PCIE

    。 对于毫无PCIE知识和经验的小白来说,比如我来说,使用好紫光的PCIE还是有难度的。毕竟紫光的参考资料真不多,网上也可以说几乎没有,且官方的IP、说明文档并不是写给小白看的。 对小白来说,很可能一开始
    发表于 11-17 14:35

    PCIe至USB的TMS320DM816xTMS320C6A816x和AM389x评估板详细资料概述

    本文的主要内容是TI的产品PCIe至USB的TMS320DM816xTMS320C6A816x和AM389x的评估板详细资料概述
    发表于 04-19 17:20 13次下载
    <b class='flag-5'>PCIe</b>至USB的TMS320DM816xTMS320C6A816x和AM389x评估板<b class='flag-5'>详细资料</b><b class='flag-5'>概述</b>

    KeyStone中使用PCIE的应用案例和PCIE特征的详细描述

    该文档给出了KeyStone中PCIE使用的例子,包括地址转换、多设备连接和编程示例。它还包含PCIE特征的详细描述,这些特征补充了PCIE用户指南中的信息。
    发表于 04-28 10:32 12次下载
    KeyStone中使用<b class='flag-5'>PCIE</b>的应用案例和<b class='flag-5'>PCIE</b>特征的<b class='flag-5'>详细</b>描述

    PCIe错误报告机制上高级错误报告AER

    也是其他错误的根源。PCIe Spec V2.1还支持多个错误的追踪(Tracking Multiple Errors)。
    的头像 发表于 08-27 11:31 7341次阅读
    <b class='flag-5'>PCIe</b><b class='flag-5'>错误</b>报告<b class='flag-5'>机制</b>上高级<b class='flag-5'>错误</b>报告AER

    PHP出现502错误的问题如何解决详细资料说明

    本文档的主要内容详细介绍的是PHP出现502错误的问题如何解决详细资料说明
    发表于 03-14 17:17 6次下载
    PHP出现502<b class='flag-5'>错误</b>的问题如何解决<b class='flag-5'>详细资料</b>说明

    python的内置函数详细资料概述

    本文档的主要内容详细介绍的是python的内置函数详细资料概述
    发表于 11-18 08:00 0次下载

    CAN总线基础的详细资料概述

    本文档的主要内容详细介绍的是CAN总线基础的详细资料概述包括了:概述,汽车总线与CAN标准,CAN的通信机制,数据帧,
    发表于 11-29 15:31 119次下载
    CAN总线基础的<b class='flag-5'>详细资料</b><b class='flag-5'>概述</b>

    EMC HF垫圈的详细资料概述

    本文档的主要内容详细介绍的是EMC HF垫圈的详细资料概述免费下载。
    发表于 09-07 08:00 0次下载
    EMC HF垫圈的<b class='flag-5'>详细资料</b><b class='flag-5'>概述</b>

    PCIe错误报告的两种机制详解

    机制PCIe设备必需支持的一种错误报告机制,同时设备会定义最小的错误报告请求。应该是通过配置Device Control和Command
    的头像 发表于 10-23 11:14 2.5w次阅读
    <b class='flag-5'>PCIe</b><b class='flag-5'>错误</b>报告的两种<b class='flag-5'>机制</b>详解