可为10/25/100G提供高集成的Si5332任意频率时钟发生器

Silicon Labs（亦称“芯科科技”）最新发布的Si5332任意频率的时钟发生器可以为10/25/100G 数据中心的时钟设计提供最高级别的集成度，包含通信和工业应用程序中的完整时钟树整合，进而降低系统的物料成本并加快开发时程。

Si5332采用 Silicon Labs 专有的 MultiSynth 分频技术，在任何输出上都提供 0ppm 准确度的部分时钟合成，该设备还包括一个可选的嵌入式参考水晶和多达7个用户定义的硬件输入插口，可以作为输出支持一个或多个输出、频率控制、扩展频谱支持或输入引用选择。

我们更提供完整的ClockBuilder开发工具支持，让工程师可以使用此一专业软件快速而轻松地配置Si5332，既可以做到预先编程，也可以在系统内编程选项中使用。欢迎点击“阅读原文”至相应产品网页了解更多信息。

高集成的单芯片时钟树解决方案

Si5332可以说是目前行业内同级产品中具备最高的外设器件和功能集成度的时钟产品，其特色如下：

6/8/12 - 输出设备在 32/40/48 引脚 QFN 中可用

175fs RMS phase jitter TYP on outputs up to 333.33MHz

1.8 V - 3.3 V 操作和输出电压

行业领先的电路消耗（小于 300mA，最高达 8 个输出）

MultiSynth 分数合成和整数分频器

LVDS，LVPECL，HCSL，LVCMOS 输出格式PCIe Gen1/2/3/4 合规

满足高速互联的抖动要求，包括 CCIX、OpenCapi 和 NVLInk

两种独立的扩展频谱高达 2.5%（向下或中心）

挠性交叉点 mux 输出路径

ClockBuilder Pro 配置简化时钟树设计。

在不牺牲电力的情况下将抖动性能最大化

Si5332抖动性能已优化，从而满足 10/25/100G 数据中心、通信和工业市场的参考时钟要求。集成的芯片噪声调节消除了对外部 LDO 和被动网络的需要，为板和电源噪声提供了额外的免疫力，减少对输出时钟抖动性能的影响。

实现低抖动通常以高电流消耗为代价。Si5332打破这一障碍，达到目前的消耗水平- 相比竞争的解决方案要低 50%，以帮助在能源友好的应用中满足系统当前消耗预算。

156.25MHz Output Clock Phase Jitter of 175fs RMS

高度的编程灵活性

用户可以使用 ClockBuilder Pro软件工具在短短几分钟内创建定制完全匹配系统时钟需求的配置文件。该设备具有多达 7 用户可定义的硬件输入引脚，可被分配到多个不同的功能，包括一个或多个输出的输出允许、频率控制、扩展频谱支持，或输入参考频率选择。一旦配置文件完成，便可以立即生成部件编号，在不到 2 周时间内就可以得到样品。