0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

利用锁相环技术对原动机转子速度变化的进行测量

电子设计 来源:郭婷 作者:电子设计 2019-06-25 08:06 次阅读

引言

电机组的功率-频率特性和励磁-无功(电压)特性是影响电力系统安全经济运行的最 重要的两组物理量。电力系统的频率主要取决于原动机的出力,系统频率变化是由于发电机 的负荷与原动机输入功率之间失去平衡所致。当频率下降较多时,对系统运行极为不利,甚 至造成系统崩溃的严重后果。因此精确快速测量发电机的转速关系到整个模拟系统动态性 能,是发电机原动系统中至关重要的一个参数

目前常用的数字测速方法M\T法,本系统为了测量发电机的功角,必须在转轴上套一个 有两个齿的齿轮(由于动模实验室的发电机是两对磁极每分1500转),在每个测速周期内, 同时计取光电脉冲个数m1和时标脉冲个数m2。测速周期Td =Te+ΔT。其中Te是固定部分,而 ΔT是指从Te结束到下一个光电脉冲到来这段时间。用下式可以计算转速n。

n=A *m1/m2 (1)

A 是常数。

从上面的分析可以看出,采用M/T法测速,遇到的最大问题就是测速周期的不固定。ΔT 是不固定的,在原动机高速时ΔT较短,而在原动机低速时ΔT就会变得较长, 从而整个测速 周期也变得较长。这样就带来了两方面的问题。①由于低速运行时测速周期的变长,使得控 制周期变长,速度采样值长时间得不到更新,控制效果变差, 容易出现“爬行”等现象。②由于 低速运行时测速周期变长,使得时标脉冲的计数周期变长,如果不采用较长位数的计数器计取时标脉冲, 就会发生溢出。也就是说,一定位数长度的时标脉冲计数器对应着一定的可测 得的最低转速,要测出很低的转速,就需要很长位数的时标脉冲计数器,在式(1)中,m2是多字 节的数,计算式(1)需要做多字节的除法,增大了实时控制中的软件开销。该文提出了一种全 新的锁相测速方法,采用这种方法,无论原动机高速运行还是低速运行,都可以获得一个始终 跟随原动机转速值的14位的并行的测速结果,测速周期短,测量精度高。

1.1锁相环基本介绍

锁相的意义是相位同步的自动控制,能够完成两个电信号相位同步的自动控制闭环系统 叫做锁相环,简称PLL(Phase Lock Loop )。其主要由相位比较器(PC)、压控振荡器(VCO)。 低通滤波器三部分组成,如图1所示。

利用锁相环技术对原动机转子速度变化的进行测量

压控振荡器的输出 Uo 接至相位比较器的一个输入端,其输出频率的高低由低通滤波器 上建立起来的平均电压 Ud 大小决定。施加于相位比较器另一个输入端的外部输入信号U i 与 来自压控振荡器的输出信号o U 相比较,比较结果产生的误差输出电压 U ψ正比于U i 和Uo 两 个信号的相位差,经过低通滤波器滤除高频分量后,得到一个平均值电压 Ud 。这个平均值 电压 U d朝着减小VCO输出频率和输入频率之差的方向变化,直至VCO输出频率和输入信号 频率获得一致。这时两个信号的频率相同,两相位差保持恒定(即同步)称作相位锁定。

当锁相环入锁时,VCO可在某一范围内自动跟踪输入信号的变化,如果输入信号频率 在锁相环的捕捉范围内发生变化,锁相环能捕捉到输人信号频率,并强迫VCO锁定在这个 频率上。

1.2锁相测速原理

锁相测速环节的基本结构如图2示。

利用锁相环技术对原动机转子速度变化的进行测量

在图2中,来自光电传感器方波整形电路的脉冲fe与来自数字控制振荡器DCO的脉冲fd分 别经过“脉冲相位变换器1”和“脉冲相位变换器2”变换成相位信号Q1和Q2。Q1与Q2的相位 差由“鉴相器”鉴得,如果Q1超前于Q2,相位差由P+的脉冲宽度表示;如果Q1滞后于Q2,相位 差由P-的脉冲宽度表示。环节TJQ的作用是测量P+或P-的脉冲宽度,并且在锁相环中充当调节 器,使得锁相环能够迅速锁定。在锁定的情况下,Q1和Q2的相位差或者为零,或者为恒定值,这 时必有fe=fd。由于TJQ输出的数据Dout与数控振荡器DCO的输出脉冲频率fd成正比,将Dout锁存 输出,即可跟踪光电脉冲编码器的输出脉冲的频率fe,从而跟踪原动机的转速。

1.3锁相测速环路的调节算法的研究

锁相测速环节的动态结构如图3。

利用锁相环技术对原动机转子速度变化的进行测量

“脉冲相位变换”表示为积分环节;“数字控制振荡器DCO”表示为比例环节,比例系数 是KF(采用2500线的光电脉冲编码器,其输出脉冲经过4倍频处理。原动机的最高转速为 3000r/min,光电编码器的输出频率fe的最大值是2500×4×50=500kHz,所以DCO的最大输出振 荡频率也是500kHz,测速输出的是14位并行数据,所以,DCO环节的系数KF=500/214)。在原动机 稳态运行时,光电脉冲编码器输出的脉冲信号的频率恒定,由于测速环路的被控对象中含有 一个积分环节,所以,在这种情况下,“调节器TJQ”中只需采用比例算法就可以实现对输入信 号频率的准确测量。但是,作为动模实验室原动机仿真,原动机的启动、制动、升速、降速是 频繁发生的,光电脉冲的频率在不断的变化。在这样的变化过程中,仍然要求锁相测速环节能 够快速跟踪和准确测量输入的光电脉冲信号的频率。“调节器”仅仅采用比例算法就不够了, 必须引入频率前馈,采用复合控制,才能对变化的输入光电脉冲信号的频率进行准确测量。

2.测速实验及结论

原动机仿真系统锁相测环路试验包括稳态和动态两个方面。

利用锁相环技术对原动机转子速度变化的进行测量

由表1的测量结果可以看出,在整个测量的频率范围内,具有很好的测速(测频) 精度和 线性度。表1中给出的最低的122.1Hz的输入频率是通过对标准的500kHz的频率进行4096 分 频而得到的,如果脉冲编码器的分辨率为10000P/r,其对应的电机转速为0173 r/ min。这完全 满足原动仿真系统跟踪的要求。

动态测速实验主要是测试“锁相测速装置”对于变化的输入频率信号的跟踪响应特性, 实验这样设计:被测的频率是由“压/频变换器”产生,用输入的电压信号Vi控制“压/频变换 器”的输出频率。锁相测速环节的输出经由D/A转换器再还原成输出电压信号VO ,用虚拟仪器 (存储示波器)观测VO 对于Vi的响应。动态测速实验电路框图如图4所示,实验结果如图5所示。

利用锁相环技术对原动机转子速度变化的进行测量

在图4所示的实验装置上,输入的Vi信号是频率为100Hz,幅值为2V的方波,V/F变换器的增益 是50kHz/V。也就是说,当输入的Vi信号是高电平时,V/F变换器输出100kHz的频率信号,经过 锁相测速装置,得出测速结果,再经过D/A转换器将测速结果还原成输出信号VO。从图5可以看 出,VO 能够较好地跟随Vi的变化,这说明“锁相测速环节”有较好的动态响应特性。

论文创新点:硬件由传动的机械齿轮测速改为红外光电测速,软件实现方法由原来的T 法改为锁相环跟踪测速方法。实现了原动机低速时的高精度快速测量。在本系统中改变了传统测速方法测量周期长的不足,将锁相环技术应用本系统,能 实时跟随原动机转子的转速,改善了系统的控制性能。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • pll
    pll
    +关注

    关注

    6

    文章

    775

    浏览量

    135065
  • 频率
    +关注

    关注

    4

    文章

    1463

    浏览量

    59173
  • 发电机
    +关注

    关注

    26

    文章

    1622

    浏览量

    67561
收藏 人收藏

    评论

    相关推荐

    锁相环电路

    锁相环电路 锁相环
    发表于 09-25 14:28 7198次阅读
    <b class='flag-5'>锁相环</b>电路

    什么是锁相环 锁相环的组成 锁相环选型原则有哪些呢?

    大家都知道锁相环很重要,它是基石,锁相环决定了收发系统的基础指标,那么如此重要的锁相环选型原则有哪些呢?
    的头像 发表于 08-01 09:37 5366次阅读
    什么是<b class='flag-5'>锁相环</b> <b class='flag-5'>锁相环</b>的组成 <b class='flag-5'>锁相环</b>选型原则有哪些呢?

    基于锁相环转子位置

    一、内容继续无霍尔的学习,根据原理及仿真,了解相关原理和实现方法。二、知识点1.基于锁相环转子位置估计反正切函数的转子位置估算由于是根据估算的扩展反电动势进行计算的,但是由于滑模控制
    发表于 08-27 06:54

    MCU锁相环的相关资料分享

    原理实现的频率及相位的同步技术,其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时,锁相环会检测到这种变化,并且通过其内部的反馈系统来调节输出频率,直到两者
    发表于 11-04 08:57

    基于FPGA的自适应锁相环设计

       利用锁相环进行载波跟踪是获取本地载波的一种重要方法,针对锁相环的噪声性能和跟踪速度不能同时达到最优的限制,在
    发表于 11-25 17:19 29次下载
    基于FPGA的自适应<b class='flag-5'>锁相环</b>设计

    锁相环(PLL),锁相环(PLL)是什么意思

    锁相环(PLL),锁相环(PLL)是什么意思 PLL的概念 我们所说的PLL。其
    发表于 03-23 10:47 6126次阅读

    数字锁相环(DPLL),数字锁相环(DPLL)是什么?

    数字锁相环(DPLL),数字锁相环(DPLL)是什么? 背景知识: 随着数字电路技术的发展,数字锁相环在调制解调、频率合成、FM 立体声解码、彩色副
    发表于 03-23 15:06 5762次阅读

    模拟锁相环,模拟锁相环原理解析

    模拟锁相环,模拟锁相环原理解析 背景知识: 锁相技术是一种相位负反馈控制技术,它利用环路的
    发表于 03-23 15:08 5953次阅读

    锁相环

    锁相环英文为PLL,即PLL锁相环。可以分为模拟锁相环和数字锁相环。两种分类的锁相环原理有较大区别,通过不同的
    发表于 10-26 12:40
    <b class='flag-5'>锁相环</b>

    锁相环CD4046实现电动机转速测量的研究

    介绍了锁相环集成电路CD4046的内部结构及其工作原理。设计了一种由CD4046锁相环实现的电动机转速测量装置,利用
    发表于 11-11 15:54 214次下载
    用<b class='flag-5'>锁相环</b>CD4046实现电<b class='flag-5'>动机</b>转速<b class='flag-5'>测量</b>的研究

    锁相环电路

    有关锁相环的部分资料,对制作锁相环有一定的帮助。
    发表于 10-29 14:16 63次下载

    锁相环的一些概念

    锁相环的锁定是指锁相环的输出频率等于输入频率,而输出信号的相位跟随输入信号的变化变化
    的头像 发表于 07-03 15:23 1863次阅读

    数字锁相环基础知识

    锁相环的锁定是指锁相环的输出频率等于输入频率,而输出信号的相位跟随输入信号的变化变化
    的头像 发表于 01-31 16:31 3132次阅读

    模拟锁相环和数字锁相环区别

    模拟锁相环和数字锁相环的主要区别在于它们的控制方式不同。模拟锁相环是通过模拟电路来控制频率和相位,而数字锁相环是通过数字信号处理技术来控制频
    发表于 02-15 13:47 5010次阅读

    软件锁相环在频率突变时锁不住 锁相环无法锁定怎么办?

    是将某一参考信号的频率和相位锁定到一个输出信号的频率和相位。 然而,在一些情况下,锁相环无法锁定输入信号。特别是在输入信号频率发生了剧烈变化时,锁相环的反应速度跟不上
    的头像 发表于 10-13 17:39 1854次阅读