0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

可提高开关速度与动态性能的减少VDMOS寄生电容新结构的研究

电子设计 来源:郭婷 作者:电子设计 2019-07-08 08:17 次阅读

引 言

VDMOS与双极晶体管相比,它的开关速度快,开关损耗小,输入电阻高,驱动电流小,频率特性好,跨导高度线性等优点。特别值得指出的是,它具有负温度系数,没有双极功率管的二次击穿问题,安全工作区大。因此,不论是开关应用还是线性应用,VDMOS都是理想的功率器件。VDMOS的开关速度是在高频应用时的一个重要的参数,因此提出一种减小寄生电容的新型VDMOS结构。

1 基本原理

功率VDMOS的开关特性是由其本征电容和寄生电容来决定的。VDMOS的电容主要由三个部分栅源电容Cgs栅漏电容Cgd以及源漏电容Cds组成,如图1所示。电容的充放电是限制其开关速度的主要因素。栅源之间的电容是由三个部分组成,即:

Cgs=Cgs(N+)+Cgs(P)+Cgs(M)

Cgs(N+)是栅源交叠电容;Cgs(M)是栅与源金属间的电容;Cgs(P)是栅与P-base之间的电容。这三个电容的大小都是由VDMOS本身设计上的参数决定的,最主要取决于介质层的厚度。

可提高开关速度与动态性能的减少VDMOS寄生电容新结构的研究

栅漏之间的电容Cgd是两个电容的串联:

可提高开关速度与动态性能的减少VDMOS寄生电容新结构的研究

当栅压未达到阈值电压时,漂移区与P-base形成的耗尽层结合在一起,形成面积很大的耗尽层电容,栅下漂移区空间电荷耗尽区电容Cgd(dep)只是其中一部分,此时耗尽层宽度最大,耗尽电容最小。当栅压达到阈值电压后,器件开启时,漏区电势降低,耗尽层宽度减小,Cgd(dep)迅速增大。

漏源之间的电容Cds是一个PN结电容,它的大小是由器件在源漏之间所加的电压VDS所决定的。

一般VDMOS都包含了Cgs,Cgd和Cds,但是功率VDMOS都不是采用这三个电容作参考,而是采用Ciss,Coss和Crss作为*估VDMOS器件的电容性能,Ciss,Coss和Crss参数分别定义为:输入电容:Ciss=Cgs+Cgd输出电容:Coss=Cds+Cgd;反馈电容:Crss=Cgd。实际中采用Ciss,Coss和Crss作为衡量VDMOS器件频率特性的参数,它们并不是定值,而是随着其外部施加给器件本身的电压变化的。

VDMOS的开启延迟时间td(on)、上升时间tr、关断延迟时间td(off)、下降时间tf的关系式可分别表达为:

可提高开关速度与动态性能的减少VDMOS寄生电容新结构的研究


式中:Rg为开关测试电路中器件外接栅电阻;Vth为阈值电压;Vgs是外加栅源电压;vgs是使器件漏源电压下降到外加值10%时的栅源电压;Ciss*是器件的输入电容;在td(on)和td(off)式中:Ciss*=Cgs+Cgd;在tr和tf式中:Ciss*=Cgs+(1+k)Cgd(考虑密勒效应)。由上述关系式可见,Cgd直接影响器件的输入电容和开关时间,Cgd通过密勒效应使输入电容增大,从而使器件上升时间tr和下降tf时间变大,因此减小栅漏电容Cgd尤为重要。

2 新结构的提出

根据上面对VDMOS电容的分析,提出一种新的结构以减少器件的寄生电容。由分析可得出,栅下耗尽层的形状对VDMOS电容有较大影响,最主要影响Cgd。

图2中给出了新的VDMOS单元A,在VDMOSneck区域断开多晶硅条,同时在断开处注入一定的P型区,改变VDMOS栅下耗尽区的形状。这种新结构,在一定程度上加大耗尽区的宽度,从而减小Cgd。如图2结构中Pody下P-区注入区域为neck区中间3μm,注入能量是40 keV,注入剂量是1e13—3 cm,传统结构多晶硅栅完全覆盖P-body岛间漂移区,正是由多晶硅栅和漂移区的交叠形成的栅漏电容在充电时需大量电荷,导致器件开关损耗很大,新结构将多晶栅和漂移区的交叠部分移除,可以大大降低栅电荷,提高器件的动态性能。

可提高开关速度与动态性能的减少VDMOS寄生电容新结构的研究

3 新结构的模拟结果

图3给出了新型结构A的寄生电容模拟结果,从模拟结果来看,新型结构A增大了栅下耗尽区宽度,改变了栅下耗尽区的形状,减小了栅漏电容Cgd对输入电容、输出电容没有较大影响,在一定程度上减小了反馈电容。

可提高开关速度与动态性能的减少VDMOS寄生电容新结构的研究

栅电荷是比输入电容更有用的参数,从电路设计的角度,由Qg=Igt可得到使器件在理想开启时间内所需的栅电流值。栅电荷Qg是功率MOSFET两个最重要的参数之一(另一参数为Ron)。使用非零的Vds提供Qg-Vgs曲线已经成为一种工业标准。在曲线里包含五种信息:共源输入电容Ciss;共源反向传输电容Crss;使器件开启必须加在栅上的电荷量;得到器件理想开关速度所需的栅电荷;器件在开关期间所损耗的能量。

电源电路设计工程师使用这些信息设计驱动电路,并估汁器件性能。采用TCAD(ISE)对新型结构A进行了模拟,模拟结果如图4所示。

可提高开关速度与动态性能的减少VDMOS寄生电容新结构的研究

可以明显看出新型结构A的栅电荷明显比一般结构的栅电荷小很多,Qg定义为Vgs=12 V时栅上所存贮的电荷,新型结构A和一般VDMOS结构栅电荷分别为20.25 nC和30.57 nC,减小了33.67%。

4 结 语

本文提出一种减小VDMOS寄生电容,提高其动态特性的新结构。并用TCAD(ISE)软件对其模拟。从模拟分析结果可看出,新型结构A与传统VDMOS相比,能有效减小反馈电容及栅电荷,提高VDMOS器件的开关速度,提高器件的动态性能。


声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 电容
    +关注

    关注

    99

    文章

    5960

    浏览量

    149782
  • 功率
    +关注

    关注

    13

    文章

    2054

    浏览量

    69706
  • 晶体管
    +关注

    关注

    77

    文章

    9606

    浏览量

    137631
收藏 人收藏

    评论

    相关推荐

    MOSFET寄生电容参数如何影响开关速度

    我们应该都清楚,MOSFET 的栅极和漏源之间都是介质层,因此栅源和栅漏之间必然存在一个寄生电容CGS和CGD,沟道未形成时,漏源之间也有一个寄生电容CDS,所以考虑寄生电容时,MOSFET
    的头像 发表于 01-08 14:19 1.7w次阅读
    MOSFET<b class='flag-5'>寄生电容</b>参数如何影响<b class='flag-5'>开关</b><b class='flag-5'>速度</b>

    PCB寄生电容的影响 PCB寄生电容计算 PCB寄生电容怎么消除

    寄生电容有一个通用的定义:寄生电容是存在于由绝缘体隔开的两个导电结构之间的虚拟电容(通常不需要的),是PCB布局中的一种效应,其中传播的信号表现得好像就是
    的头像 发表于 01-18 15:36 2614次阅读
    PCB<b class='flag-5'>寄生电容</b>的影响 PCB<b class='flag-5'>寄生电容</b>计算 PCB<b class='flag-5'>寄生电容</b>怎么消除

    求一种减少VDMOS寄生电容的新结构

    VDMOS的基本原理一种减小寄生电容的新型VDMOS结构介绍
    发表于 04-07 06:58

    一种减少VDMOS寄生电容的新结构

    一种减少VDMOS寄生电容的新结构 0 引 言    VDMOS与双极晶体管相比,它的
    发表于 11-25 17:49 1112次阅读

    一种减少VDMOS寄生电容的新结构

    一种减少VDMOS寄生电容的新结构   0 引 言    VDMOS与双极晶体管相比,它的
    发表于 11-27 09:24 904次阅读

    一种减少VDMOS寄生电容的新结构

    一种减少VDMOS寄生电容的新结构     0 引 言    VDMOS
    发表于 01-11 10:24 1534次阅读

    寄生电容,寄生电容是什么意思

    寄生电容,寄生电容是什么意思 寄生的含义  寄身的含义就是本来没有在那个地方设计电容,但由于布线构之间总是有互容,互
    发表于 03-23 09:33 2811次阅读

    寄生电容影响升压变压器的设计

    升压设计中最关键的部件之一像图1是变压器。变压器的寄生组件,可以使他们偏离它们的理想特性和寄生电容与二次关联引起大共鸣开关电流前沿的电流尖峰波形。这些尖峰可以导致调节器显示表现为义务
    发表于 05-02 14:15 19次下载
    <b class='flag-5'>寄生电容</b>影响升压变压器的设计

    寄生电容产生的原因_寄生电容产生的危害

    本文首先介绍了寄生电容的概念,其次介绍了寄生电容产生的原因,最后介绍了寄生电容产生的危害。
    发表于 04-30 15:39 3w次阅读

    什么是寄生电容_寄生电容的危害

    寄生的含义就是本来没有在那个地方设计电容,但由于布线之间总是有互容,互容就好像是寄生在布线之间的一样,所以叫寄生电容,又称杂散电容
    的头像 发表于 09-17 11:56 3.1w次阅读

    什么是寄生电容,什么是寄生电感

    本来没有在那个地方设计电容,但由于布线之间总是有互容,互容就好像是寄生在布线之间的一样,所以叫寄生电容 寄生电容: 本质上还是电容,满足i=
    的头像 发表于 07-27 14:23 1.7w次阅读
    什么是<b class='flag-5'>寄生电容</b>,什么是<b class='flag-5'>寄生</b>电感

    MOSFET的寄生电容及其温度特性

    继前篇的Si晶体管的分类与特征、基本特性之后,本篇就作为功率开关被广为应用的Si-MOSFET的特性作补充说明。MOSFET的寄生电容:MOSFET在结构上存在下图所示的寄生电容
    发表于 02-09 10:19 3303次阅读
    MOSFET的<b class='flag-5'>寄生电容</b>及其温度特性

    引入空气间隙以减少前道工序中的寄生电容

    和晶体管的源极/漏极接触之间的寄生电容可以减少器件的开关延迟。减少寄生电容的方法之一是设法降低栅极和源极/漏极之间材料层的有效介电常数,这可
    的头像 发表于 06-02 17:31 494次阅读
    引入空气间隙以<b class='flag-5'>减少</b>前道工序中的<b class='flag-5'>寄生电容</b>

    寄生电容对MOS管快速关断的影响

    寄生电容对MOS管快速关断的影响 MOS(Metal Oxide Semiconductor)管是一种晶体管,它以其高性能和可靠性而广泛应用于许多电子设备,如功率放大器和开关电源。尽管MOS管具有
    的头像 发表于 09-17 10:46 2938次阅读

    普通探头和差分探头寄生电容对测试波形的影响

    在电子测试和测量领域,探头是连接被测设备(DUT)与测量仪器(如示波器)之间的关键组件。探头的性能直接影响到测试结果的准确性和可靠性。其中,寄生电容是探头设计中一个不容忽视的因素,它对测试波形有着
    的头像 发表于 09-06 11:04 250次阅读