0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

PCI总线中定义了四种复位名称

SwM2_ChinaAET 来源:未知 作者:李倩 2018-09-04 09:19 次阅读

PCI总线中定义了四种复位名称:冷复位(Cold Reset)、暖复位(Warm Reset)、热复位(Hot Reset)和功能层复位(Function-Level Reset,FLR)。其中FLR是PCIe Spec V2.0加入的功能,因此一般把另外三种复位统称为传统的复位方式(Conventional Reset)。其中冷复位和暖复位是基于边带信号PERST#的,又被统称为基本的复位方式(Fundamental Reset)。

基本复位由硬件自动处理,会复位整个PCIe设备,初始化所有状态机与相关硬件逻辑,端口状态以及配置空间中的配置寄存器等等。但是,也有一个例外,就是前面介绍PCIe错误报告机制的相关文章中提到过Sticky(不受复位影响)的概念。这里指的不受复位影响的前提是,PCIe设备的电源并未被完全切断。Sticky这一功能有助于系统定位错误与分析错误起因。

基本复位中的冷复位(Cold Reset)指的是因为主电源断开后重新连接导致的复位。需要注意的是,即使主电源断开了,如果PCIe设备仍有辅助电源Vaux为其供电,该复位仍不会影响到Sticky的bits。

PCIe Spec允许两种实现基本复位的方式。一是直接通过边带信号PERST#(PCI Express Reset);而是不使用边带信号PERST#,PCIe设备在主电源被切断时,自行产生一个复位信号。一个简单的例子如下图所示:

暖复位(Warm Rest)是可选的,指的是在不关闭主电源的情况下,产生的复位。然而,PCIe Spec并未明确规定暖复位的产生机制,因此,如果产生暖复位完全是由系统设计者决定的。

热复位(Hot Reset)是一种In-band 复位,其并不使用边带信号。PCIe设备通过向其链路(Link)相邻的设备发送数个TS1 Ordered Set(其中第五个字符的bit0为1),如下图所示。这些TS1OS在所有的通道(Lane)上同时发送,并持续2ms左右。

注:关于Ordered Set以及LTSSM等相关内容,请参考前面介绍链路初始化与训练的相关文章。

主要注意的是,如果Switch的Upstream端口收到了热复位,则会将其广播至所有的Downstream端口,并复位其自己。如果PCIe设备的Downstream端口接收到热复位,则只需要复位其自己即可。

当PCIe设备接收到热复位后,LTSSM会进入Recovery and Hot Reset状态,然后返回值Detect状态,并重新开始链路初始化训练。其该PCIe设备的所有状态机,硬件逻辑,端口状态和配置空间中的寄存器(除了Sticky bits)都将被初始化值默认状态。

软件可以通过向桥设备的,特定端口的配置空间中的二级总线复位(Secondary Bus Reset)bit先写0再写1,来产生热复位,如下图所示:

需要注意的是,如果软件设置的是Switch的Upstream端口的二级总线复位bit,则该Switch会往其所有的Downstream端口广播热复位信号。而PCIe-to-PCI桥则会将接收到的热复位信号转换为PRST#置位,发送给PCI设备。

二级总线复位(Secondary Bus Reset)bit在配置空间的位置如下图所示:

PCIe Spec还允许软件禁止某个链路(Link),强制使其进入电气空闲状态(Electrical Idle)。如果将某个链路禁止,则该链路所有的下游PCIe设备都将收到链路禁止信号(通过TS1OS,如下图所示)。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 寄存器
    +关注

    关注

    31

    文章

    5327

    浏览量

    120079
  • PCI
    PCI
    +关注

    关注

    4

    文章

    662

    浏览量

    130195
  • 总线
    +关注

    关注

    10

    文章

    2870

    浏览量

    88003

原文标题:【博文连载】PCIe扫盲——复位机制介绍(Fundamental & Hot)

文章出处:【微信号:ChinaAET,微信公众号:电子技术应用ChinaAET】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    PCI总线接口芯片9054及其应用

    ,对LHOLD应答。、 基于PCI9054的PCI接口设计PCI 9054 以其强大的功能和简单的用户接口,为PCI
    发表于 10-09 11:23

    pci总线的含义是什么

    据的奇偶校验·可以转换5V和3.3V的信号环境 三、PCI总线信号定义 必要引脚控设备49条 目标设备47条 可选引脚51条(主要用于64位扩展、 断请求、高速缓存支持等)总引脚数1
    发表于 12-09 13:46

    PADS封装四种

    PADS中有四种库(暂且论是四种),元器件封装库(Decals),元件类型(Part Type),和逻辑封装库(CAE),图形库(Lines)。简明点说他们的关系,CAE是用在画原理图时候用
    发表于 03-06 10:35

    四种无线充电技术简单原理

    详细介绍电场耦合 电磁感应 磁共振无线电波 这四种方式
    发表于 07-28 11:12

    PCI总线接口芯片9054及其应用

    异步。PC9054内部有6可编程的FIFO,以实现零等待突发传输及本地总线PCI总线之间的异步操作;支持主模式、从模式、DMA传输方式,因其强大的功能可应用于适配卡和嵌入式系统
    发表于 12-05 10:12

    求一基于PCI总线的高速噪声检测系统

    本文介绍基于PCI总线的高速噪声检测系统,介绍采用PCI 9052作为
    发表于 04-09 06:21

    PCI总线的信号是如何去定义

    PCI总线的信号定义PCI总线是一条共享总线,在一条PCI
    发表于 02-16 06:48

    基于FPGA的PCI总线接口设计

    基于FPGA的PCI总线接口设计::PCI是一高性能的局部总线规范,可实现各种功能标准的PCI
    发表于 06-25 08:17 49次下载

    PCI总线接口定义

    PCI总线接口定义图 为32位总线,且可扩展为64位,有124个脚(实际上去掉4个定位卡有120引脚),AD线有32条,工作频率为33MHZ/66MHZ,最大传输速率133MB/S。
    发表于 05-31 14:19 3915次阅读

    PCI总线定义

    PCI总线定义 PCI 是 Peripheral Component Interconnect 的缩写。接口卡的外观:PCI 标准 32位
    发表于 02-12 10:37 1552次阅读
    <b class='flag-5'>PCI</b><b class='flag-5'>总线</b><b class='flag-5'>定义</b>

    基于FPGA的PCI总线接口设计

    摘 要 :PCI是一高性能的局部总线规范,可实现各种功能标准的PCI总线卡。本文简要介绍
    发表于 06-20 13:13 1091次阅读
    基于FPGA的<b class='flag-5'>PCI</b><b class='flag-5'>总线</b>接口设计

    PCI总线接口技术及其在高速数据采集系统的应用

    PCI总线接口技术及其在高速数据采集系统的应用 一基于PCI总线的高速数据采集传输系统的实
    发表于 12-08 14:39 1137次阅读
    <b class='flag-5'>PCI</b><b class='flag-5'>总线</b>接口技术及其在高速数据采集系统<b class='flag-5'>中</b>的应用

    PCI Express总线

    PCI Express总线 其实,PCI Express是一个计算机系统总线名称,不过大家听得最多的还是“接口”这个词,也没错,
    发表于 01-22 11:21 687次阅读

    基于PCI总线的信号定义

    PCI总线的信号定义 PCI总线是一条共享总线,在一条PCI
    的头像 发表于 07-18 09:55 2407次阅读

    汽车四种主流的车用总线技术详解

    车用总线就是车载网络底层的车用设备或车用仪表互联的通信网络。目前,有四种主流的车用总线:CAN总线、LIN
    发表于 11-18 12:03 4105次阅读