0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

你处于层叠和阻抗设计的什么阶段?

PE5Z_PCBTech 来源:未知 作者:胡薇 2018-09-13 15:47 次阅读

关于层叠和阻抗设计,设计师需要经历的几个阶段

1.小白级:刚接触PCB设计的时候,可能所涉及的产品非常简单不属于高速的范畴,完全不需要控制阻抗,把线拉通就完事了,运气好点的工程师刚涉及PCB设计的时候就能接触高速的产品,但是却不知道要控制阻抗,导致设计出问题;

2.初级:经过一段时间的PCB设计,慢慢了解到阻抗相关的一些概念,具备了高速电路的一些基本知识,知道了控制阻抗的必要性,但是缺乏PCB材料和工艺制程以及阻抗计算相关的一些知识,对阻抗的认识还不是很深,只知道控阻抗需要提供阻抗需求表给板厂给板厂来控。

3.中级:在PCB设计上有一定的经验,知道影响阻抗的各种参数,会用Si9000选择相应的阻抗模型进行阻抗计算,但是对板材和工艺方面的知识欠缺,觉得自己计算阻抗和设计层叠比较繁琐,并且就算在设计阶段做了阻抗计算到了板厂还是要调整,所以还是提供一份阻抗需求表,文字加图片的说明方式让板厂来控。

4.高级:对高速PCB设计的有很深的认识,对板厂的加工流程,板材的相关特性及数据有一定的了解,会提供详细的层叠阻抗设计表格,指明层叠顺序的同时,把各层的大致厚度都标注出来,板厂虽然最后一定会调整,但是会在我们指定范围之内做微调。

这个问题你可以回答的诚实一点:)

段位低,找大腿?

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 阻抗
    +关注

    关注

    17

    文章

    941

    浏览量

    45834
  • 层叠
    +关注

    关注

    0

    文章

    6

    浏览量

    7181

原文标题:你的层叠和阻抗什么段位?

文章出处:【微信号:PCBTech,微信公众号:EDA设计智汇馆】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    为什么是50欧姆,50欧姆阻抗的来源和意义

    数字反复出现在各种标准、应用说明和设计指南中,好像有什么不一样的魅力。 那为什么是50Ohm,不是40Ohm,60Ohm或者100Ohm? 难道50Ohm真的与众不同吗? 下面我们一起来了解下。 50Ohm这个标准的起源可以追溯到20世纪20年代末至30年代初,当时电信业正处于起步
    的头像 发表于 11-22 10:43 169次阅读
    为什么是50欧姆,50欧姆<b class='flag-5'>阻抗</b>的来源和意义

    0.5mm层叠封装应用处理器的PCB组装指南,第II部分

    电子发烧友网站提供《0.5mm层叠封装应用处理器的PCB组装指南,第II部分.pdf》资料免费下载
    发表于 10-14 11:09 0次下载
    0.5mm<b class='flag-5'>层叠</b>封装应用处理器的PCB组装指南,第II部分

    差分阻抗与单端阻抗的关系是什么

    差分阻抗与单端阻抗是电子电路设计中非常重要的概念,它们在信号传输、信号完整性、电磁兼容性等方面起着关键作用。 差分阻抗与单端阻抗的概念 1.1 差分
    的头像 发表于 07-15 11:09 2090次阅读

    当ESP8285处于深度睡眠状态时,XPD_DCDC状态是什么?

    我想知道当ESP8285处于深度睡眠状态时,XPD_DCDC状态是什么。 它是否处于高逻辑水平? 还是在高阻抗下? 换句话说:它是深度睡眠期间的开漏GPIO吗?
    发表于 07-15 08:32

    PCB阻抗匹配过孔的多个因素知道哪些?

    在高速PCB设计中,阻抗匹配是至关重要的。过孔作为连接不同层信号的关键元素,也需要进行阻抗匹配以确保信号的完整性。捷多邦小编今天就与大家聊聊PCB阻抗匹配过孔~ 过孔是PCB上用于连接不同层信号线
    的头像 发表于 07-04 17:39 1121次阅读

    PCB阻抗控制是什么?PCB阻抗控制原理?

    一站式PCBA智造厂家今天为大家讲讲PCBA线路板中的阻抗特性与受控阻抗是什么?PCB阻抗特性与受控阻抗原理。在PCBA线路板中,阻抗特性和
    的头像 发表于 06-26 09:20 835次阅读
    PCB<b class='flag-5'>阻抗</b>控制是什么?PCB<b class='flag-5'>阻抗</b>控制原理?

    秘密背后的秘密-高速PCB的层叠确认时,工厂为何不写铜箔类型

    高速PCB层叠确认时,PCB工程确认时不提供铜箔类型,大家认为正常吗,工厂说不提供铜箔类型,是生产时多了一种选择,能接受吗,请走进今天的案例,了解案例背后的秘密。
    的头像 发表于 06-17 17:16 408次阅读
    秘密背后的秘密-高速PCB的<b class='flag-5'>层叠</b>确认时,工厂为何不写铜箔类型

    秘密背后的秘密-高速PCB的层叠确认时,工厂为何不写铜箔类型

    。 高速PCB的铜箔类型介绍: 我们高速pcb层叠设计时,常用铜箔有如下几种,HTE RTF 和HVLP。 松下M6G的材料手册上明确标示,有两种铜箔类型,是否有注意到。 为此大师兄专门找了松下的华
    发表于 06-17 16:48

    Sora短期不会向公众开放 还处于反馈获取阶段

    Sora短期不会向公众开放 还处于反馈获取阶段 据外媒报道Sora核心团队在一次采访中透露,Sora短期不会向公众开放,Sora大模型目前还处于反馈获取阶段,还不是一个完善产品;还需要
    的头像 发表于 03-14 14:55 645次阅读

    PCB阻抗设计12问,轻松带你搞懂阻抗

    阻抗,工程师们都接触过,但能把阻抗说清楚的工程师少之又少。阻抗看似简单,实则难以言表。   下面我们用快问快答的方式,轻松帮你搞懂阻抗! 0 1    问:什么是
    的头像 发表于 01-03 08:40 1135次阅读
    PCB<b class='flag-5'>阻抗</b>设计12问,轻松带你搞懂<b class='flag-5'>阻抗</b>!

    SMT丝印技术的历史发展的四个阶段知道吗?

    SMT丝印技术的历史发展的四个阶段知道吗?
    的头像 发表于 12-27 10:15 866次阅读

    DDR电路的叠层与阻抗设计!

    板1.6mm厚度叠层与阻抗设计 在10层1阶板叠层设计中,顶层信号L1的参考平面为L2,底层信号L10的参考平面为L9。 建议层叠为TOP-Signal/Gnd-Gnd
    发表于 12-25 13:48

    DDR电路的叠层与阻抗设计

    板1.6mm厚度叠层与阻抗设计 在10层1阶板叠层设计中,顶层信号L1的参考平面为L2,底层信号L10的参考平面为L9。 建议层叠为TOP-Signal/Gnd-Gnd
    发表于 12-25 13:46

    PCB层叠设计是什么?又有什么样的作用?

    PCB层叠设计是什么?又有什么样的作用? PCB层叠设计又称为PCB层压设计,是指在印刷电路板的设计过程中,通过合理地选择不同层之间的层间结构和层间材料,以及设计每层的布线、焊盘和电源分布等布局,来
    的头像 发表于 12-21 13:49 831次阅读

    什么是阻抗匹配?影响阻抗的因素?

    什么是阻抗匹配?影响阻抗的因素?  阻抗匹配是在电子电路中为了提高功率传输效率而进行的一种电性特性调整方法。当能量从一个电路传输到另一个电路时,如果两个电路之间的阻抗不匹配,就会发生功
    的头像 发表于 12-21 11:31 1639次阅读