音乐逻辑测试笔,Logic test circuits
关键字：逻辑测试电路图，HY88
电路原理：电路中．HY-88是一片采用PCB(印刷线路板式软封装)封装的8声效音乐集成电路，它有s1～s8共8个触发控制端，低电平触发有效，对应着内部ROM(只读存储器)预先存储的8种动物叫声，分别是虫叫、蟋蟀、青蛙、布谷鸟、猫、狗、牛及马蹄声。调整振荡电阻R4可改变叫声音调，音频信号经VT3放大后驱动扬声器BL发声。VD1、VD2是降压二极，以使其Vdd,Vss间的工作电压符合2.5V～4.5V范围要求。该逻辑笔的检测状态为：(1)当探针T未接触电路或检测到“悬空”时，VT1和VT2均截止，Ic的触发端s1、s2分别被R3、R2上拉为“1”，IC不工作，BL无声；(2)当探针T检测到“O”时，VT1截止，VT2导通，s2为“1”，s1被“0”触发，BL发出虫鸣声；(3)当探针T检测到“1”时，VT1导通，VT2截止，S1为“1”，S2被“0”触发，BL发出蟋蟀叫声；(4)当探针T检测到“CP”脉冲时，、VT1、VT2轮流导通，s1、S2被交替触发，BL产生蟋蟀和虫两种呜叫声。
作者：沈左
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
发布评论请先 登录
相关推荐
时序逻辑会产生锁存器吗
时序逻辑电路本身并不直接“产生”锁存器，但锁存器是时序逻辑电路中的重要组成部分。时序逻辑电路（Sequential Logic Circuits
opa857在test mode下，out端输出电压不随TEST_IN的电压变化怎么解决？
原理图：
CTRL（增益控制引脚）: logic 0–5kΩ
logic 1–20kΩ
OPA857有两种模式：normal mode 和 test mode ，由TEST_
发表于 08-02 07:15
触发器和时序逻辑电路详解
电路（Sequential Logic Circuits）则是由触发器、逻辑门以及可能的时钟信号源组成的电路，它们能够处理随时间变化的输入信号，并产生随时间变化的输出信号。下面将详细探讨触发器和时序
模拟示波器能测试逻辑信号吗
模拟示波器是一种用于测量和显示电压波形的电子测试仪器，它能够测量电压、频率、周期、相位等参数。虽然模拟示波器主要用于测量模拟信号，但在某些情况下，它也可以用于测试逻辑信号。 模拟示波器测试
可编程逻辑阵列PLA内部逻辑结构示意
可编程逻辑阵列（Programmable Logic Array，PLA）和可编程阵列逻辑（Programmable Array Logic，PAL）都是数字
发表于 02-02 11:41
•2069次阅读
半导体测试概述
传统意义的半导体测试指基于ATE机台的产品测试，分为wafer level的CP测试(chip probing）或FE测试（FrontEnd tes
FPGA中的逻辑运算是如何实现的?
可编程逻辑功能块（Configurable Logic Blocks, CLB），顾名思义就是可编程的数字逻辑电路，可以实现各种逻辑功能。
发表于 10-31 18:24
•1166次阅读
systemverilog：logic比reg更有优势
在systemverilog协议中，logic定义四态值，即向量（vector）的每个位（bit）可以是逻辑0, 1, Z或X，与verilog协议中的reg很接近。但是logic有个很明显的优势，不允许多驱动。
什么是Logic Synthesis？Synthesis的流程
什么是Logic Synthesis？Logic Synthesis用于将输入的高级语言描述（如HDL、verilog）转换为门级电路的网络表示。
逻辑电平测试笔设计方案
摘要：我在2022年时设计了“逻辑电平测试笔“，针对常用的3.3V和5V的TTL电平进行快速测量，在当时我就决定了做一款”升级版“。时间转眼来到了2023年，我对这支测试笔的构想在脑中逐渐完善，在”CW32生态社区“的支持下我决
工商网监
评论