0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

EUV光刻工艺终于商业化 新一代EUV光刻工艺正在筹备

半导体动态 来源:网络整理 作者:工程师吴畏 2018-10-30 16:28 次阅读

随着三星宣布7nm EUV工艺的量产,2018年EUV光刻工艺终于商业化了,这是EUV工艺研发三十年来的一个里程碑。不过EUV工艺要想大规模量产还有很多技术挑战,目前的光源功率以及晶圆产能输出还没有达到理想状态,EUV工艺还有很长的路要走。在现有的EUV之外,ASML与IMEC比利时微电子中心还达成了新的合作协议,双方将共同研发新一代EUV光刻机,NA数值孔径从现有的0.33提高到0.5,可以进一步提升光刻工艺的微缩水平,制造出更小的晶体管

NA数值孔径对光刻机有什么意义?,决定光刻机分辨率的公式如下:

光刻机分辨率=k1*λ/NA

k1是常数,不同的光刻机k1不同,λ指的是光源波长,NA是物镜的数值孔径,所以光刻机的分辨率就取决于光源波长及物镜的数值孔径,波长越短越好,NA越大越好,这样光刻机分辨率就越高,制程工艺越先进。

现在的EUV光刻机使用的是波长13.5nm的极紫外光,而普通的DUV光刻机使用的是193nm的深紫外光,所以升级到EUV光刻机可以大幅提升半导体工艺水平,实现7nm及以下工艺。

但是改变波长之后再进一步提升EUV光刻机的分辨率就要从NA指标上下手了,目前的光刻机使用的还是NA=0.33的物镜系统,下一代的目标就是NA=0.5及以上的光学系统了。

如今ASML与IMEC合作的就是高NA的EUV工艺了,双方将成立一个联合实验室,在EXE:5000型光刻机上使用NA=0.55的光学系统,更高的NA有助于将EVU光源投射到更广阔的晶圆上从而提高半导体工艺分辨率,减少晶体管尺寸。

如今这项研究才刚刚开始,所以新一代EUV光刻工艺问世时间还早,此前ASML投资20亿美元入股蔡司公司,目标就是合作研发NA=0.5的物镜系统,之前公布的量产时间是2024年,这个时间点上半导体公司的制程工艺应该可以到3nm节点了。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 光刻
    +关注

    关注

    8

    文章

    326

    浏览量

    30267
  • EUV
    EUV
    +关注

    关注

    8

    文章

    608

    浏览量

    86199
收藏 人收藏

    评论

    相关推荐

    芯片制造:光刻工艺原理与流程

    光刻是芯片制造过程中至关重要的步,它定义了芯片上的各种微细图案,并且要求极高的精度。以下是光刻过程的详细介绍,包括原理和具体步骤。   光刻原理‍‍‍‍‍‍
    的头像 发表于 01-28 16:36 259次阅读
    芯片制造:<b class='flag-5'>光刻工艺</b>原理与流程

    纳米压印光刻技术旨在与极紫外光刻EUV)竞争

    来源:John Boyd IEEE电气电子工程师学会 9月,佳能交付了种技术的首个商业版本,该技术有朝日可能颠覆最先进硅芯片的制造方式。这种技术被称为纳米压印光刻技术(NIL
    的头像 发表于 01-09 11:31 178次阅读

    日本首台EUV光刻机就位

    本月底完成。 Rapidus 计划 2025 年春季使用最先进的 2 纳米工艺开发原型芯片,于 2027 年开始大规模生产芯片。 EUV 机器结合了特殊光源、镜头和其他技术,可形成超精细电路图案。该系统体积小,不易受到振动和其他干扰。 ASML 是全球唯
    的头像 发表于 12-20 13:48 362次阅读
    日本首台<b class='flag-5'>EUV</b><b class='flag-5'>光刻</b>机就位

    【「大话芯片制造」阅读体验】+芯片制造过程工艺面面观

    曝光部分,负性光刻胶去除未曝光部分)->预烘烤->曝光->显影 提到了个公式R=kλ/NA即分辨率正比于波长λ 然后介绍了蚀刻工艺的形状加工
    发表于 12-16 23:35

    简述光刻工艺的三个主要步骤

    光刻作为半导体中的关键工艺,其中包括3大步骤的工艺:涂胶、曝光、显影。三个步骤有个异常,整个光刻工艺都需要返工处理,因此现场异常的处理
    的头像 发表于 10-22 13:52 938次阅读

    光刻工艺中分辨率增强技术详解

    分辨率增强及技术(Resolution Enhancement Technique, RET)实际上就是根据已有的掩膜版设计图形,通过模拟计算确定最佳光照条件,以实现最大共同工艺窗口(Common Process Window),这部分工作般是在新
    的头像 发表于 10-18 15:11 781次阅读
    <b class='flag-5'>光刻工艺</b>中分辨率增强技术详解

    光刻掩膜和光刻模具的关系

    光刻掩膜(也称为光罩)和模具在微纳加工技术中都起着重要的作用,但它们的功能和应用有所不同。 光刻掩膜版 光刻掩膜版是微纳加工技术中常用的光刻工艺所使用的图形母版。它由不透明的遮光薄膜在
    的头像 发表于 10-14 14:42 373次阅读

    光刻工艺的基本知识

    在万物互联,AI革命兴起的今天,半导体芯片已成为推动现代社会进步的心脏。而光刻(Lithography)技术,作为先进制造中最为精细和关键的工艺,不管是半导体芯片、MEMS器件,还是微纳光学元件都离不开光刻工艺的参与,其重要性不
    的头像 发表于 08-26 10:10 1040次阅读
    <b class='flag-5'>光刻工艺</b>的基本知识

    日本大学研发出新极紫外(EUV)光刻技术

    近日,日本冲绳科学技术大学院大学(OIST)发布了项重大研究报告,宣布该校成功研发出种突破性的极紫外(EUV光刻技术。这创新技术超越
    的头像 发表于 08-03 12:45 1196次阅读

    光刻胶涂覆工艺—旋涂

    为了确保光刻工艺的可重复性、可靠性和可接受性,必须在基板表面上均匀涂覆光刻胶。光刻胶通常分散在溶剂或水溶液中,是种高粘度材料。根据工艺要求
    的头像 发表于 07-11 15:46 992次阅读

    台积电A16制程采用EUV光刻机,2026年下半年量产

    据台湾业内人士透露,台积电并未为A16制程配备高数值孔径(High-NA)EUV光刻机,而选择利用现有的EUV光刻机进行生产。相较之下,英特尔和三星则计划在此阶段使用最新的High-N
    的头像 发表于 05-17 17:21 1131次阅读

    三星拟应用金属氧化物抗蚀剂(MOR)于DRAM EUV光刻工艺

    据悉,MOR作为被广泛看好的下一代光刻胶(PR)解决方案,有望替代现今先进芯片光刻工艺中的化学放大胶(CAR)。然而,CAR在提升PR分辨率、增强抗蚀能力及降低线边缘粗糙度上的表现已无法满足当前晶圆制造的产业标准。
    的头像 发表于 04-30 15:09 1905次阅读

    英特尔率先推出业界高数值孔径 EUV 光刻系统

    工艺领先地位。 高数值孔径 EUV 是 ASML 与英特尔数十年合作后开发的下一代光刻系统。 作为高数值孔径 EUV 的先行者,英特尔代
    的头像 发表于 04-26 11:25 499次阅读

    光刻机的发展历程及工艺流程

    光刻机经历了5产品发展,每次改进和创新都显著提升了光刻机所能实现的最小工艺节点。按照使用光源依次从g-line、i-line发展到KrF、ArF和
    发表于 03-21 11:31 6955次阅读
    <b class='flag-5'>光刻</b>机的发展历程及<b class='flag-5'>工艺</b>流程

    文解析半导体设计电路的“光刻工艺

    利用光刻机发出的光通过具有图形的光罩对涂有光刻胶的薄片曝光,光刻胶见光后会发生性质变化,从而使光罩上得图形复印到薄片上,从而使薄片具有电子线路图的作用。
    发表于 03-06 14:28 1035次阅读
    <b class='flag-5'>一</b>文解析半导体设计电路的“<b class='flag-5'>光刻工艺</b>”