0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

新思科技加快下一代设计 设计平台成功获的TSMC 5nm EUV工艺技术认证

西西 作者:厂商供稿 2018-10-23 14:29 次阅读

此项认证为先进客户设计提供了经过验证的、可随时投产的流程。

重点:

IC Compiler II和Design Compiler Graphical提供了统一流程,实现最低功耗、最佳性能和最优面积。

StarRC、PrimeTime和PrimeTime PX支持全流程设计实现并提供时序和功耗分析的signoff支持。

具有先进仿真解决方案的新思科技定制设计平台支持最新5nm设计规则和FinFET器件模型。

2018年10月23日,中国 北京——新思科技(Synopsys, Inc.,纳斯达克股票市场代码: SNPS)宣布,新思科技数字和定制设计平台通过了TSMC最先进的5nm EUV工艺技术认证。该认证是多年广泛合作的结果,旨在提供更优化的设计解决方案,加快下一代设计的发展进程。

Design Compiler® Graphical综合工具经过了严格的5nm启用验证,并证明了与IC Compiler™ II布局布线工具在时序、面积、功耗和布线拥塞方面的相关一致性。Design Compiler Graphical 5nm创新技术可以实现最佳性能、最低功耗和最优面积,这些新技术包括过孔支柱优化、多位库和引脚接入优化。

IC Compiler II的增强功能是满足设计密度要求的关键。在优化过程中可内在地处理复杂的、多变量以及二维的单元布局,同时最大限度提高下游可布线性以及整体的设计收敛。

新思科技PrimeTime®时序分析和signoff解决方案中的POCV分析已得到增强,能够准确地捕获由于工艺缩放和通常用于实现能源效率而采用的低电压操作导致的非线性变化。此外,PrimeTime物理感知ECO已扩展到能够支持更复杂的版图规则,以改善拥塞、布局和引脚接入感知。

TSMC设计基础设施市场部资深总监Suk Lee表示,“5nm EUV技术是TSMC的核心里程碑,在提供业界最佳的工艺技术方面继续扩大了我们在更广泛行业中的领先地位。我们一直保持与新思科技的密切合作,简化设计流程并缩短上市时间,以帮助我们的共同用户在这一新的工艺节点上使用新思科技设计平台。此次合作最大程度地使该工艺在高性能计算和超低功耗移动应用上得以发挥优势。我们期待为下一代工艺节点继续合作。”

新思科技芯片设计事业部营销与商务开发副总裁Michael Jackson表示,“我们始终保持与TSMC广泛合作,帮助我们的共同用户在新思科技设计平台上充分利用TSMC 5nm工艺技术的优势,从而加快世界领先的高密度芯片从设计到生产的过程,实现最低功耗、最佳性能和最优面积。”

新思科技设计平台相关技术文件、库和寄生参数数据可以从TSMC获得,并用于5nm工艺技术。通过TSMC 5nm FinFET工艺认证的新思科技设计平台的关键工具和功能包括:

IC Compiler II布局和布线:全自动、全着色布线和提取支持,新一代布局及布局合法化技术能够进一步减少单元占用空间,以及面向高设计利用率的先进布局合法化技术和引脚接入建模。

PrimeTime时序signoff:针对低电压和增强型ECO技术的先进片上变异建模,支持新的物理设计规则。

PrimeTime PX功耗分析:先进的功耗建模,可准确分析超高密度标准单元设计的漏电影响。

StarRC提取signoff:先进的建模以处理5nm器件的复杂性,以及一套通用技术文件用于保证从逻辑综合到布局布线到signoff的寄生参数提取一致性。

IC Validator物理signoff:原生开发的合格DRC、LVS和金属填充运行集,与TSMC设计规则同时发布。

HSPICE®、CustomSim™和FineSim®仿真解决方案:支持Monte Carlo的FinFET器件建模,以及精确的电路仿真结果,用于模拟、逻辑、高频和SRAM设计。

CustomSim可靠性分析:针对5nm EM规则的精确动态晶体管级IR/EM分析。

Custom Compiler™定制设计:支持全新5nm设计规则、着色流程、多晶硅通道区域以及新的MEOL连接要求。

NanoTime定制设计时序分析:针对5nm器件的运行时间和内存优化,FinFET堆的POCV分析,以及面向定制逻辑、宏单元和嵌入式SRAM的增强型信号完整性分析。

ESP-CV定制设计功能验证:面向SRAM、宏单元和库单元设计的晶体管级符号等价性检查。

关于新思®

新思科技(Synopsys, Inc.,纳斯达克股票市场代码: SNPS)致力于创新改变世界,在芯片到软件的众多领域,新思科技始终引领技术趋势,与全球科技公司紧密合作,共同开发人们所依赖的电子产品和软件应用。新思科技是全球排名第一的芯片自动化设计解决方案提供商,全球排名第一的芯片接口IP供应商,同时也是信息安全和软件质量的全球领导者。作为半导体人工智能汽车电子及软件安全等产业的核心技术驱动者,新思科技的技术一直深刻影响着当前全球五大新兴科技创新应用:智能汽车、物联网、人工智能、云计算和信息安全。

新思科技成立于1986年,总部位于美国硅谷,目前拥有13000多名员工,分布在全球100多个分支机构。2018财年预计营业额31亿美元,拥有3000多项已批准专利,为美国标普500指数成分股龙头企业。

自1995年在中国成立新思科技以来,新思科技已在北京、上海、深圳、厦门、武汉、西安、南京、香港、澳门九大城市设立机构,员工人数超过1100人,建立了完善的技术研发和支持服务体系,秉持“加速创新、推动产业、成就客户”的理念,与产业共同发展,成为中国半导体产业快速发展的优秀伙伴和坚实支撑。新思科技携手合作伙伴共创未来,让明天更有新思!

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • TSMC
    +关注

    关注

    3

    文章

    177

    浏览量

    84440
  • 新思科技
    +关注

    关注

    5

    文章

    785

    浏览量

    50292
  • EUV
    EUV
    +关注

    关注

    8

    文章

    603

    浏览量

    85945
收藏 人收藏

    评论

    相关推荐

    台积电产能爆棚:3nm5nm工艺供不应求

    台积电近期成为了高性能芯片代工领域的明星企业,其产能被各大科技巨头疯抢。据最新消息,台积电的3nm5nm工艺产能利用率均达到了极高水平,其中3nm将达到100%,而
    的头像 发表于 11-14 14:20 75次阅读

    安森美推出基于BCD工艺技术的Treo平台

    近日,安森美(onsemi,纳斯达克股票代号:ON)宣布推出Treo平台,这是个采用先进的65nm节点的BCD(Bipolar–CMOS-DMOS)工艺技术构建的模拟和混合信号
    的头像 发表于 11-12 11:03 189次阅读

    消息称下一代奥迪A5将首搭华为智驾方案

    近日,汽车行业传来振奋人心的消息,下一代奥迪A5车型将在中国市场首次搭载华为智能驾驶解决方案,这举措标志着奥迪在智能驾驶领域的又重大突破。据悉,这款新车基于先进的PPC
    的头像 发表于 08-16 17:29 918次阅读

    今日看点丨消息称下一代奥迪 A5将首次搭载华为智驾方案;思科全球裁员6300人

    1. 消息称下一代奥迪 A5 在中国将首次搭载华为智驾方案   据报道,下一代奥迪 A5 基于 PPC 平台打造,在中国将搭载华为智能驾驶解
    发表于 08-15 11:31 1071次阅读

    概伦电子NanoSpice通过三星代工厂3/4nm工艺技术认证

    概伦电子(股票代码:688206.SH)近日宣布其新一代大容量、高性能并行SPICE仿真器NanoSpice通过三星代工厂3/4nm工艺技术认证,满足双方共同客户对高精度、大容量和高性
    的头像 发表于 06-26 09:49 571次阅读

    24芯M16插头在下一代技术中的潜力

      德索工程师说道随着科技的飞速发展,下一代技术正逐渐展现出其独特的魅力和潜力。在这背景下,24芯M16插头作为种高性能、多功能的连接器,将在
    的头像 发表于 06-15 18:03 282次阅读
    24芯M16插头在<b class='flag-5'>下一代</b><b class='flag-5'>技术</b>中的潜力

    思科技面向台积公司先进工艺加速下一代芯片创新

    套件赋能可投产的数字和模拟设计流程能够针对台积公司N3/N3P和N2工艺,助力实现芯片设计成功,并加速模拟设计迁移。 新思科技物理验证解决方案已获得台积公司N3P和N2工艺技术
    发表于 05-11 11:03 419次阅读
    新<b class='flag-5'>思科</b>技面向台积公司先进<b class='flag-5'>工艺</b>加速<b class='flag-5'>下一代</b>芯片创新

    NVIDIA的专用AI平台如何推动下一代医疗健康行业的发展

    医疗科技创新企业在 GTC 上介绍了 NVIDIA 的专用 AI 平台如何推动下一代医疗健康行业的发展。
    的头像 发表于 04-09 10:10 1228次阅读

    意法半导体将推出基于新技术下一代STM32微控制器

    意法半导体(ST)近日宣布,公司成功研发出基于18纳米全耗尽绝缘体上硅(FD-SOI)技术,并整合了嵌入式相变存储器(ePCM)的先进制造工艺。这项新工艺技术是意法半导体与三星晶圆代工
    的头像 发表于 03-28 10:22 501次阅读

    TSMC和Synopsys将在生产中使用NVIDIA计算光刻平台

    NVIDIA 于今日宣布,为加快下一代先进半导体芯片的制造速度并克服物理限制,TSMC 和 Synopsys 将在生产中使用 NVIDIA 计算光刻平台
    的头像 发表于 03-20 09:52 388次阅读

    三星携手高通共探2nm工艺新纪元,为芯片技术树立新标杆

    三星与高通的合作正在不断深化。高通计划采纳三星代工工厂的尖端全栅极(GAA)工艺技术,以优化和开发下一代ARM Cortex-X CPU。
    的头像 发表于 02-25 15:31 799次阅读

    三星与Arm携手,运用GAA工艺技术提升下一代Cortex-X CPU性能

    三星继续推进工艺技术的进步,近年来首次量产了基于2022年GAA技术的3nm MBCFET ™ 。GAA技术不仅能够大幅减小设备尺寸,降低供电电压,增强功率效率,同时也能增强驱动电流,
    的头像 发表于 02-22 09:36 598次阅读

    科博达大众集团下一代LED大灯控制器项目定点

    近日,科博达宣布已成功获得德国奥迪下一代LED大灯控制器“平台件”的项目定点。这重要的里程碑标志着科博达在汽车照明控制领域取得了重大突破。
    的头像 发表于 02-02 15:38 686次阅读

    三星D1a nm LPDDR5X器件的EUV光刻工艺

    三星D1a nm LPDDR5X器件的EUV光刻工艺
    的头像 发表于 11-23 18:13 960次阅读
    三星D1a <b class='flag-5'>nm</b> LPDDR<b class='flag-5'>5</b>X器件的<b class='flag-5'>EUV</b>光刻<b class='flag-5'>工艺</b>

    高数值孔径 EUV技术路线图

    高数值孔径EUV 今年的大部分讨论都集中在EUV下一步发展以及高数值孔径EUV的时间表和技术要求上。ASML战略营销高级总监Michael
    发表于 11-23 16:10 668次阅读
    高数值孔径 <b class='flag-5'>EUV</b><b class='flag-5'>技术</b>路线图