Zynq UltraScale+ MPSoC器件的收发器技术演示
Zynq® UltraScale+™ MPSoC 器件不仅提供 64 位处理器可扩展性，同时还将实时控制与软硬件引擎相结合，支持图形、视频、波形与数据包处理。置于包含通用实时处理器和可编程逻辑的平台上，三个不同变体包括双应用处理器 (CG) 器件、四核应用处理器和 GPU (EG) 器件、以及视频编解码器 (EV) 器件， 为 5G 无线、下一代 ADAS 和工业物联网创造了无限可能性。
该视频重点介绍了UltraScale +产品组合的第一个成员，Zynq®UltraScale+™MPSoC，以及其多样化收发器技术的稳健性。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
收发器
+关注
关注
10文章
3390浏览量
105847 -
赛灵思
+关注
关注
32文章
1794浏览量
131158 -
MPSoC
+关注
关注
0文章
198浏览量
24246
发布评论请先 登录
相关推荐
AMD/Xilinx Zynq® UltraScale+ ™ MPSoC ZCU102 评估套件
Zynq UltraScale+ MPSoC 器件，具有四核 Arm® Cortex-A53、双核 Cortex-R5 实时处理器和基于
基于PYNQ和机器学习探索MPSOC笔记
，同样也是希望熟悉器件及其相关设计方法的技术人员的有效参考资料。前 言Zynq MPSoC（多处理器片上系统）是Xilinx公司推出的第二
在米尔电子MPSOC实现12G SDI视频采集H.265压缩SGMII万兆以太网推流
4K UHD音视频广播领域的优势
1.高性能与低功耗的结合：Zynq UltraScale+ MPSoC采用了16nm FinFET工艺，集成了多核处理器和可编程逻辑，能够在提高性能的
发表于 11-01 16:56
12G-SDI高清视频开发案例，让4K视频采集更便捷！基于Xilinx MPSoC高性能平台
本帖最后由 Tronlong创龙科技 于 2024-10-29 10:35 编辑
本文主要介绍基于Xilinx UltraScale+ MPSoC XCZU7EV的12G-SDI高清视频开发
发表于 10-29 10:09
在米尔电子MPSOC实现12G SDI视频采集H.265压缩SGMII万兆以太网推流
协议。
3.MPSoC与VCU架构在4K UHD音视频广播领域的优势
高性能与低功耗的结合 ：Zynq UltraScale+
MPSoC采用了16nm FinFET工艺，集成了多核
发表于 10-14 17:42
使用TPS65086x PMIC为Xilinx Zynq UltraScale MPSoC供电
电子发烧友网站提供《使用TPS65086x PMIC为Xilinx Zynq UltraScale MPSoC供电.pdf》资料免费下载
发表于 09-21 11:11
•0次下载
一个更适合工程师和研究僧的FPGA提升课程
约束；
● 利用UltraScale FPGA收发器进行设计；
● 高速存储接口设计；
● 利用以太网 MAC 控制器进行设计；
● 利用千兆位级串行 I/O 进行
发表于 06-05 10:09
收发器的主要作用与种类详解
收发器，作为通信系统中的关键组成部分，其主要作用是实现信号的发送和接收。随着通信技术的不断发展，收发器的种类也日益丰富，满足了不同场景下的通信需求。本文将对收发器的主要作用和种类进行详
AMD推出全新Spartan UltraScale+ FPGA系列
AMD 已经拥有 Zynq UltraScale+ 和 Artix UltraScale+ 系列，而 Spartan UltraScale+ FPGA 系列的推出使其不断现代化。
发表于 03-18 10:40
•344次阅读
在FPGA上为FPGA设计PCB的步骤详解
在 FPGA(Zynq™ UltraScale+™ MPSoC) 上的 Ubuntu 22.04 桌面映像上安装了各种 EE 设计应用程序（包括 KiCad），并用它设计 PCB。
采用UltraScale/UltraScale+芯片的DFX设计注意事项
采用UltraScale/UltraScale+芯片进行DFX设计时，建议从以下角度对设计进行检查。
通过JTAG启动Linux的方法和脚本
在 AMD SoC 器件（AMD Zynq 7000 SoC，AMD Zynq UltraScale+ MPSoC，AMD Versal
针对UltraScale/UltraScale+芯片DFX应考虑的因素有哪些（2）
UltraScale/UltraScale+芯片开始支持BUFG_*、PLL和MMCM出现在动态区，在7系列FPGA中这些时钟资源只能在静态区。
针对UltraScale/UltraScale+芯片DFX应考虑的因素有哪些（1）
对于UltraScale/UltraScale+芯片，几乎FPGA内部所有组件都是可以部分可重配置的
光纤收发器ab端如何区分 光纤收发器a与b可随便放吗
光纤收发器的ab端应该是发射端（a端）和接收端（b端。关于收发器分发射端与接收端的原因在于，收发器在使用时需把信号进行双向传输，通常是成对使用，根据连接光纤的芯数可分为单纤收发器与双纤
发表于 12-07 14:42
•1.9w次阅读
工商网监
评论