采用Zynq SDR套件的DDS HLS IP
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
赛灵思
+关注
关注
32文章
1794浏览量
131572 -
Zynq
+关注
关注
10文章
610浏览量
47362
发布评论请先 登录
相关推荐
ZYNQ基础---AXI DMA使用
前言 在ZYNQ中进行PL-PS数据交互的时候，经常会使用到DMA，其实在前面的ZYNQ学习当中，也有学习过DMA的使用，那就是通过使用自定义的IP，完成HP接口向内存写入和读取数据的方式。同样
AMD/Xilinx Zynq® UltraScale+ ™ MPSoC ZCU102 评估套件
AMD/Xilinx Zynq® UltraScale+ ™ MPSoC ZCU102 评估套件可快速启动汽车、工业、视频和通信应用设计。AMD/Xilinx MPSoC ZCU102 评估套件
Xilinx DDS IP核的使用和参数配置
用RAM实现一个DDS，从原理上来说很简单，在实际使用的时候，可能没有直接使用官方提供的IP核来的方便。这个博客就记录一下，最近使用到的这个DDS IP。
zynq7000 BSP无法在u-boot加载运行怎么解决？
1、硬件配置zynq7000 zedboard
2、下载git，回退到支持zynq7000 的bsp包
3、采用xilinx sdk工具可以运行thread-zynq7000.elf
发表于 09-27 09:26
DDS通信中间件——DCPS规范(上)
DDS通信中间件——DCPS规范(上)本篇文章继续和大家分享一下对DDS这套规范的理解。预期本系列文章将包括以下内容陆续更新：1.DDS规范概述2.DCPS规范解读3.DDS-XTyp
zynq7000 BSP无法在u-boot加载运行，为什么？
1、硬件配置zynq7000 zedboard
2、下载git，回退到支持zynq7000 的bsp包
3、采用xilinx sdk工具可以运行thread-zynq7000.elf
发表于 09-13 07:06
优化 FPGA HLS 设计
优化 FPGA HLS 设计
用工具用 C 生成 RTL 的代码基本不可读。以下是如何在不更改任何 RTL 的情况下提高设计性能。
介绍
高级设计能够以简洁的方式捕获设计，从而
发表于 08-16 19:56
西门子推出Solido IP验证套件
西门子数字化工业软件近日发布了Solido™ IP验证套件，这是一套全面的自动化签核解决方案，专为设计知识产权（IP）的质量保证而生。此套件专注于为标准单元、存储器以及
西门子推出Solido IP验证套件，为下一代IC设计提供端到端的芯片质量保证
西门子集成的验证套件能够在整个IC设计周期内提供无缝的IP质量保证，为IP开发团队提供完整的工作流程 西门子工业软件日前推出Solido IP验证套
发表于 05-24 10:36
•479次阅读
简谈Xilinx Zynq-7000嵌入式系统设计与实现
今天给大侠带来简谈Xilinx Zynq-7000嵌入式系统设计与实现，话不多说，上货。
Xilinx的ZYNQ系列FPGA是二种看上去对立面的思想的融合，ARM处理器的串行执行+FPGA
发表于 05-08 16:23
Xilinx ZYNQ 动手实操演练
了最终平台产品的基础。赛灵思联盟计划生态系统和ARM互联社区的成员提供的软件开发与硬件设计实现工具、广泛采用的操作系统、调试器、IP及其他元素的工具就好像“电镀”在一起一样，从而使可扩展处理平台成为
发表于 05-03 19:28
简谈Xilinx Zynq-7000嵌入式系统设计与实现
今天给大侠带来简谈Xilinx Zynq-7000嵌入式系统设计与实现，话不多说，上货。
Xilinx的ZYNQ系列FPGA是二种看上去对立面的思想的融合，ARM处理器的串行执行+FPGA
发表于 04-10 16:00
工商网监
评论