0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

影响电流采样的一个因素——延迟源!

UtFs_Zlgmcu7890 来源:lq 2018-12-05 16:57 次阅读

电机驱动的FOC控制开发过程中,您是否遇到过电机噪声过大、效率偏低甚至无法运转的情况?这一切有可能源于相电流的采样异常,从而导致FOC算法中无法重建正确的三相电流!小编这里给大家分析影响电流采样的一个因素——延迟源!1

引言

在双电阻采样的电机驱动FOC控制中,采样点设置为驱动桥下管打开的中间时刻。注意,这里是驱动桥下管打开的中间时刻,而不是MCU输出的PWM周期中间时刻。因为从MCU计算生成PWM到电流信号送入MCU的ADC模块,这个典型的驱动拓扑中,存在多达七个延迟源!

2

延迟类型及典型时间

下面表格详细指明了电机驱动系统拓扑中存在的七个延迟源及其典型的时间。这些延迟将叠加在一起,产生的影响是:实际输出PWM波形滞后于MCU计算预期输出的PWM波形,按照这个计算,相电流采样点需要滞后于MCU计算预期输出的PWM波形的中间时刻。

3

延迟源详细分析

3.1PWM死区时间插入

在三相无刷电机驱动系统中,需要三个桥臂来控制相线电流流向,在每个桥臂上有两个功率器件,如MOSFETIGBT。这一对功率器件不能同时导通,否则就会出现短路的情况。这里以MOSFET作为功率器件来说明。在控制中,必须插入死区时间以确保上部和下部MOSFET不会同时处于打开状态。死区时间的典型值可能在100ns到2μs之间,具体取决于系统中的各种因素,如MOSFET驱动电压、MOSFET型号。

在所需的PWM波形插入死区时间之后,我们得到的是PWM中点和上升沿都向右移动。因此,在FOC控制算法计算出适当的PWM之后,我们立即开始看到第一个延迟,即死区时间。

3.2光耦延迟和预驱动器延迟

在MCU控制FTM模块输出PWM波形到MOSFET栅极受控制的那一刻之间,各种光电耦合器和预驱动器的信号响应导致了额外的延迟。

与MCU引脚输出的波形相比,预驱动器的输出延迟了一段时间(Delay1)。

3.3晶体管开关延迟

经过预驱动器后,PWM波形到达MOSFET晶体管,但由于其固有特性,所有晶体管都需要一定的时间导通和截止。根据晶体管类别及导通/截止之间切换所需要的电压电平,此延迟时间有所不同。

Delay2为相线电压理论切换点(CMP2)与实际切换点的时刻之间的整个延迟。

最后,栅极电压到达了能令晶体管导通的程度,电流通过相线和采样电阻,在采样电阻两端产生电压差,红色波形为理想状态下的相电流波形。此时与MCU计算生成的PWM周期中点存在延迟总时间如图中“相电流中点移位”。

3.4其他延迟

如下图所示,影响电流采样的最后延迟链是由放大器转换速率、MCU引脚上的低通滤波器ADC转换速率构成的。图中用红色圆圈标记的时刻为正确的电流采样时刻,可以看出,与FTM输出的PWM中点相比,相电流采样点大大延迟。

4

结语

所有的电子电路中,都会存在信号的延迟问题。信号延迟不可能被完全消除,但可通过选用低延迟的器件以减小影响。

在电机驱动中,除了选用合适的器件外,还需要对信号延迟进行软件补偿。文中提及的这些延迟源的精确延迟时间,我们可以通过示波器和计算得出,在软件上补偿这些延迟,才可得出正确的电流采样时刻。这样在正确的时刻采集到的数据才能作为FOC控制中重建电机三相电流的数据来源。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • PWM
    PWM
    +关注

    关注

    114

    文章

    5181

    浏览量

    213810
  • 电机驱动
    +关注

    关注

    60

    文章

    1216

    浏览量

    86724

原文标题:FOC电流采样为什么不准?你忽略了这个细节

文章出处:【微信号:Zlgmcu7890,微信公众号:周立功单片机】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    如何控制电流对电容的充电

    电流,其电流大小未知,其变化范围从微安到几十毫安(5V供电),需要设计
    发表于 05-19 11:44

    pwm占空比更新方式中的电流采样延时是什么意思?

    最近在研究伺服系统电流环的延迟问题。单次采样单次更新占空比方式在载波周期起点进行电流采样,该采样
    发表于 09-12 15:39

    如何控制电流对电容的充电

    本帖最后由 tuna007 于 2017-12-1 16:24 编辑 有电流,其电流大小2毫安。现在需要设计
    发表于 12-01 16:20

    电流脉冲需求

    其实是比较器,实际上是紧挨开关的差分对输入。注意:该比较器输出是
    发表于 09-20 15:19

    电流采样周期该如何去设置

    1. 满足采样定理要求,简单说就是要小于系统最小时间常数的1/2。如电流环,忽略逆变延迟,还有电机的电气时间常数,如果为1ms,则
    发表于 09-07 08:52

    电流,电流是什么意思

    电流,电流是什么意思 电流符号   电流
    发表于 03-10 16:27 1.4w次阅读

    FOC电流采样为什么不准?你忽略了这个细节

    因素——延迟! 1. 引言 在双电阻采样的电机驱动FOC控制中,
    发表于 02-11 10:42 36次下载
    FOC<b class='flag-5'>电流</b><b class='flag-5'>采样</b>为什么不准?你忽略了这个细节

    电流串联电阻怎么等效

    电流串联电阻的等效电路分析,主要基于电路理论中的“去耦”或“等效变换”原则。在理想情况下(即电流
    的头像 发表于 08-06 17:33 5008次阅读

    电流采样电阻般选多大

    电流采样电阻的选择是涉及多个因素的综合考量过程,包括阻值、功率、精度、温度系数、尺寸以及应用场合等。
    的头像 发表于 08-27 09:56 2010次阅读

    电流采样电阻放在高端还是低端

    电流采样是电子电路设计中的重要环节,它涉及到对电流信号的测量和转换。在电流
    的头像 发表于 08-27 09:59 540次阅读

    电流采样电阻的采样原理

    原理的介绍: 、基本原理 欧姆定律应用 :当电流通过采样电阻时,会在电阻两端产生电压降,这个电压降与通过电阻的
    的头像 发表于 08-27 10:03 1171次阅读

    影响内存延迟因素有哪些

    内存延迟是指等待对系统内存中存储数据的访问完成时引起的延期,它是衡量内存响应速度的重要指标。影响内存延迟因素众多,主要包括硬件因素和软件因素
    的头像 发表于 09-04 11:46 1462次阅读

    电流采样电阻般选多大 电流采样与运放电路图

    降与通过该电阻的电流成正比。当电流通过电流采样电阻时,会在电阻两端产生电压降,通过测量这个电压降,可以间接得到电路中的
    的头像 发表于 10-07 15:13 1725次阅读
    <b class='flag-5'>电流</b><b class='flag-5'>采样</b>电阻<b class='flag-5'>一</b>般选多大 <b class='flag-5'>电流</b><b class='flag-5'>采样</b>与运放电路图

    高边电流采样与低变电流采样区别

    高边电流采样与低边电流采样电流检测中的两种基本方式,它们在电路结构、应用场景、性能特点等方面存在显著差异。
    的头像 发表于 10-14 17:46 1278次阅读

    电流采样与运放电路分享

    1.电流采样方案 1.1.不同数量的采样电阻方案 电流采样是FOC中基础且重要的
    的头像 发表于 11-19 09:31 590次阅读