半导体价值链的关键变革 EDA走上云端

在研发、设计、生产、封测、通路五大半导体产销流程中，研发、设计所需的时间比以往多出50%以上，一个新产品的上市，背后还有长达12~18个月的Debugging等工作。为了使客户更有效率的推出新产品，上游EDA公司除提供完整的产品线之外，也开始布局更多的软件投资，而与云端服务业者的合作，也成了加速、效率化的捷径。

对晶圆制造业者而言，80~90%的稼动率是常态，85~95%的良率都是基本的要求。但这些大规模的生产设备，所需要的相关投资已经成为天价，可以理解为何进入7nm世代之后，只有台积电、三星电子(Samsung Electronics)与英特尔(Intel)有具体的投资计划。

我们已经可以预测，到了比7nm更先进的工艺之后，供应端与需求端同时寡头化将成为产业的关键趋势。届时，上游的设备、材料厂，如何与少数的买家协商最佳方案，也必然会是产业界津津乐道的话题。

至于封测厂商则可能面对更大的挑战。大约有30%的资本支出将用在封测流程上，但封测业者如何验证自己的价值，将是个非常困难的挑战。从10年前开始，封测业者对于后续的投资便采取相对保守的措施，导致台积电自行布局封测事业。

最后端的营销通路，企业忧心的不是半导体技术，而是背后大规模的金融操作，会不会面临新的挑战。

全球六大晶圆代工业者工艺演进

半导体价值链的关键变革

1983年，韩国三星决定投入存储器的发展行列，打破日本业者独占的局面，埋下今日三星主导全球存储器产业的种子。1987年，台积电成立，并以独特的晶圆代工模式，吹皱了全球半导体产业的整池春水。

1980年代，是日本第一的年代，美国半导体产业的实力无可比拟，没有人料到三星、台积电竟然成为全球三家角逐7nm以下最高阶工艺的主导者。

三星、台积电改变全球生态的原因各异，只是时空环境、产业条件不同，1980年代是工业时代的末期，谁能掌握投资资源，加上正确的企业定位与决心，就有可能翻云覆雨，成为一方之霸！

经过几年沉潜、积累，三星与台积电都在1990年代中期进入「井喷」阶段。1993年，掌舵的三星董事长李健熙召开法兰克福会议，宣示「生产不良品的人就是罪犯」，三星必须以全球顶级企业自许的企业方针，改变了三星的自我定位与策略方针。

三星开始以全球第一为目标，存储器便是攻坚的核心事业部，再搭上PC在1990年代中期快速扩张的成长商机，三星终于成就了存储器产业的霸业，并将原本领先的日商挤到市场的角落。

台积电虽然从一开始就能站稳脚根，但真正成为世界级的公司，也在1990年代中期之后。手机、PC厂商的上游零件业者，逐年成为台积电的座上宾。1990年代时，台积电的主力客户是二线的NVIDIA、ATI等绘图芯片供应商，并非2000年以后的苹果(Apple)、高通(Qualcomm)与联发科。

而在21世纪的第一个10年，国内的海思、展讯或之后的挖矿机等业者，根本不在台积电的雷达范围之内。随着产业条件的变革，三星、台积电都能与时俱进，并在市场上呼风唤雨。

IC设计费用暴增缩短工时成关键

台积电、三星都宣称要在2020年建构3nm的代工能力，但据研究机构IBS估计，届时每颗IC的设计费用至少5亿美元起跳，如果高达15亿美元的天价也不令人意外，而其中以GPU成本耗费至巨。

IBS指出，28nm平面型的IC设计平均费用为5,130万美元，使用FinFET技术的7nm，则是需要2亿9,780万美元，设计费用几乎多了6倍，因为背后所需要的IP、检测等费用，都是跟着水涨船高。因此，设计公司必须选择具有高超技术的晶圆代工厂，但晶圆代工费用也是令很多企业头痛不已。

台积电宣布2019第2季将进行5nm的风险生产，也将成为全球第一个量产5nm的企业，而三星则宣称将在3nm工艺中使用GAAE(Gate-All-Around-Early)技术，三星并以MBCFET(Multi Bridge Channel FET)为这项技术命名。

各工艺半导体设计费用

FinFET的技术虽然可以让三个不同面向的电流流通，GAAE技术却可以在各个不同的角度、面向都可以达到电流流通，进一步提高效能。三星这项技术是与IBM、GlobalFoundries一起开发，但由于牵涉到蒸镀等各种多元的技术、设备，巨额费用可想而知，估计现在会对这些技术有兴趣的公司，不外乎高通、NVIDIA与苹果而已。

上游EDA业者也受冲击

过去类似亚马逊(Amazon)、微软(Microsoft)、Google这些云端服务大厂，一直尝试说服各家企业将自己的运算功能、存储设备放在由他们提供的云端系统上。这两年企业端的消费者开始买单，「云端运算」不再只是口号，甚至不再是个议题，而是已经开弓的箭，再无回头的可能。关键是这个大趋势现在、未来对各个产业的影响，以及企业如何因应。

以微软的Azure云端服务平台为例，过去IC设计业者从EDA业者取得的各种设计工具，在自家的计算机系统上运算，不免要面对运算资源、速度的压力，而存储各种演算成果、信息，也必然面对一样的侷限性。

事实上，IC设计业运用的工具越来越复杂，从前端的规格设定开始，包括Block design、Synthesis、Formal verification、Simulation，以及后端的Place and route、Static timing analysis、Physical verification、Tape-out，各大云端服务平台的业者，都尝试让IC设计公司将EDA设计工具，透过云端系统得到最大的效率。

使用这些服务的企业，可以运用云端上已经备妥的各种运算资源，以On-premise的模式，高度弹性的使用最佳、最大的运算能力。这样的服务架构，可以让原本的设计流程加速。而及早上市这件事，对IC设计机构代表着更高的利润、更低的成本，而这也可能是整个流程中，最具有价值的部分之一。

例如，前端Synthesis的流程，可以与Verification或Validation的流程平行处理。后端设计上可以使用EDA设计工具，以逻辑设计同步合图(Mapping)的模式，可以与晶圆工艺完全吻合，以避免可能出现的偏差。

其他包括STA(Static Timing Analysis)、DFT(Design for test)等Validation的工具，在设计规则的确认(Design rules check)、LVS(Layout versus schematic)测试这些多元、重复不断的动作，牵涉到大量Data set之间的互动，其实也都只是为了确保制造时的精确度而已。

这些动作如果能够透过云端的架构，由功能更强大的数据中心来处理，不仅对于IC设计公司而言是成本、效率上的一大解脱，但也可能是未来非常关键的竞争模式。

此外，类似DFM(Design for manufacturing)的流程，通常有好几千个Cores，也非常适合云端服务的平行处理架构，可以让过去要花上好几天的运算流程，缩短到几个小时。我们可以期待，如果专利授权没有太大的问题，这些EDA使用流程上的改善，将会是这个产业流程的创新与革命。

核心与存储器用比大幅改善

如今，完备的基础建设让云端上的大量运算成为可能，企业可以优化计算机资源，可以利用虚拟的设备，在Linux/Windows的技术基础上进行，微软甚至说，核心(Core)与存储器(Memory)之间的用比可以从以往的1：2，大幅改善为1：30。

现在连台积电都与微软Azure、AWS两大云端服务公司合作，微软Azure E系列Core与Memory的用比可达1：8。Azure M系列在Timing Analysis与Physical verification的流程上，则可以128 Cores对比3.8TB RAM，这些都可让设备投资得到很好的回报。

在存储设备上，Azure Storage提供多重存储模式的选择，例如名为「Blob」的服务系统，可以存储大量非结构性的数据或档案，也可以提供NFS的使用情境，这种方式既可以是单纯的云端服务，也可以在线线下随意选择不同的作业环境。

针对Verification的流程，可能产生上百万个非常小(4~16K)的临时性档案，Azure Avere也可以提供NFS的支援，而为了使所有的网络通信环境无所窒碍，世界级的网络巨擘都在布局海底电缆、光纤网络，让运算迟延(Latency)的现象降到最低。

这些新建的数据中心与基础网络，将随着5G应用的扩大而同步推展，相关的需求也将水涨船高。