0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

基于3从1主的AXI4 Stream Switch使用

西西 来源:f 2019-02-04 07:49 次阅读

第一点是IP的生成,官方的IP显示应该是有BUG,我的使用需求是3从1主做仲裁,然后在IP显示图中显示了三组AXIs从接口,但是每个从接口是主接口的位宽的3倍,当时看到这个一度觉得很奇怪,IP的手册也没有说明接口的使用方法,后来看例化模板发现只有一组AXIS从接口,位宽是主接口的3倍,刚好符合我的实际设置情况。

基于3从1主的AXI4 Stream Switch使用

第二点是关于里面仲裁机制的细节,就是无论选择什么仲裁方式,对于接入这个AXIS从接口的信号,从接口的S_TVALID一定要提前于S_TREADY拉高,这个是什么意思呢,意思是说,用户接入从接口的逻辑,不能等到S_TREADY拉高,才把S_TVALID的握手机制,必须先让S_TVALID拉高告诉IP这个从接口有数据请求,当IP刚好仲裁到该从接口的时候,才会拉高S_TREADY接通到M_TREADY,所以某个从接口有数据请求的话不提前拉高S_TVALID的话,对应从接口的S_TREADY将不会选通连接到M_TREADY。由此可以推断,该IP的仲裁切换,是根据该从接口通道有没有数据请求来决定是否选通主接口与该从接口通道。这个和我平时写的类似于DDR多通道读写的仲裁机制有所不同,我之前是先选通该通道,然后判断该通道有没有数据请求,没有则重新仲裁跳转到其他通道,这个IP的仲裁机制是先判断该从接口通道有没有数据请求,没有的话就不选通直接重新仲裁跳转到其他通道。

基于3从1主的AXI4 Stream Switch使用


序如下:

第三点是suppress信号,是抑制某个通道与主接口通道选通的控制位,如果置1,对应的从接口将会不与主接口通道选通。

以上的一些使用说明是基于3从1主的总线总裁使用心得,其他情况读者请自行分析。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • Switch
    +关注

    关注

    1

    文章

    529

    浏览量

    57737
  • Stream
    +关注

    关注

    0

    文章

    20

    浏览量

    7932
收藏 人收藏

    评论

    相关推荐

    是否可以使用AXI4流以某种方式收发器中提取输入数据

    大家好。我目前正在使用GTH收发器实现更复杂的设计,这些收发器工作在2.8 GHz(5.6GB),我想知道我是否可以使用AXI4流以某种方式收发器中提取输入数据。有没有办法将数据写入内存并
    发表于 05-05 13:14

    如何吧AXI4-stream时钟转换器tkeep设置为null?

    大家好,我正在两个时钟域之间穿过AXI4-Stream,并尝试使用AXI4-Stream时钟转换器核心,使用tkeep端口但是在合成时它被Vivado 2015.2在实例化时删除了!这是综合警告
    发表于 05-08 08:56

    axi4-stream combiner问题的解决办法?

    AXI4-Streamslave接口上TDATA信号的宽度(以字节为单位)。 AXI4-Stream接口TDATA宽度是此值乘以从属接口数参数。此参数是一个整数,可以在0到(512 /
    发表于 08-20 14:36

    AXI-stream数据传输过程

      AXI4-StreamAXI4的区别在于AXI4-Stream没有ADDR接口,这样就不涉及读写数据的概念了,只有简单的发送与接收说法,减少了延时,允许无限制的数据突发传输规模
    发表于 01-08 16:52

    看看在SpinalHDL中AXI4总线互联IP的设计

    对我们来讲属于黑盒,对于了解其设计背后的思想也难以入手。而在SpinalHDL中针对Axi4总线互联也有相应的实现。不妨以此为蓝本,来学习下其背后设计的思路。总线互联的逻辑整体层面上来看并不复杂,其
    发表于 08-02 14:28

    ARM CoreLink AXI4至AHB Lite XHB-400桥接技术参考手册

    XHB将AXI4协议转换为AHB-Lite协议,并具有AXI4接口和AHB-Lite接口。有关AXI4事务如何通过XHB桥接到AHB-L
    发表于 08-02 06:51

    SoC Designer AXI4协议包的用户指南

    这是SoC Designer AXI4协议包的用户指南。该协议包包含SoC Designer组件、探针和ARM AXI4协议的事务端口接口(包括对AMBA4 AXI的支持)。
    发表于 08-10 06:30

    AMBA 4 AXI4AXI4-Lite和AXI4-流协议断言用户指南

    您可以将协议断言与任何旨在实现AMBA®4 AXI4的接口一起使用™, AXI4 Lite™, 或AXI4流™ 协议通过一系列断言根据协议检查测试接口的行为。 本指南介绍SystemV
    发表于 08-10 06:39

    一文详解ZYNQ中的DMA与AXI4总线

    在ZYNQ中,支持AXI-Lite,AXI4AXI-Stream三种总线,但PS与PL之间的接口却只支持前两种,AXI-Stream只能在PL中实现,不能直接和PS相连,必须通过
    的头像 发表于 09-24 09:50 4677次阅读
    一文详解ZYNQ中的DMA与<b class='flag-5'>AXI4</b>总线

    ZYNQ中DMA与AXI4总线

    和接口的构架 在ZYNQ中,支持AXI-Lite,AXI4AXI-Stream三种总线,但PS与PL之间的接口却只支持前两种,AXI-Stream只能在PL中实现,不能直接和PS相连
    的头像 发表于 11-02 11:27 4063次阅读
    ZYNQ中DMA与<b class='flag-5'>AXI4</b>总线

    AXI-Stream代码

    AXI-Stream代码详解 AXI4-StreamAXI4的区别在于AXI4-Stream没有ADDR接口,这样就不涉及读写数据的概念了,只有简单的发送与接收说法,减少了延时,允许
    的头像 发表于 11-05 17:40 3127次阅读
    <b class='flag-5'>AXI-Stream</b>代码

    关于AXI4-Stream协议总结分享

    XI4-StreamAXI4的区别就是AXI4-Stream去除了地址线,这样就不涉及读写数据的概念了,只有简单的发送与接收说法,减少了延时。由于AXI4-Stream协议(amba
    的头像 发表于 06-23 10:08 1966次阅读

    AXI4AXI4-Lite 、AXI4-Stream接口

    AXI4 是一种高性能memory-mapped总线,AXI4-Lite是一只简单的、低通量的memory-mapped 总线,而 AXI4-Stream 可以传输高速数据流。从字面意思去理解
    的头像 发表于 07-04 09:40 6793次阅读

    使用AXI4总线实现视频输入输出

    Xilinx vivado下通常的视频流设计,都采用Vid In to axi4 stream --> VDMA write --> MM --> VDMA read -->
    的头像 发表于 10-11 14:26 5104次阅读

    Xilinx FPGA AXI4总线(一)介绍【AXI4】【AXI4-Lite】【AXI-Stream

    从 FPGA 应用角度看看 AMBA 总线中的 AXI4 总线。
    发表于 06-21 15:21 2037次阅读
    Xilinx FPGA <b class='flag-5'>AXI4</b>总线(一)介绍【<b class='flag-5'>AXI4</b>】【<b class='flag-5'>AXI</b>4-Lite】【<b class='flag-5'>AXI-Stream</b>】