电源排序技术集成到具有输出跟踪功能的降压稳压器中-电子发烧友网

今天的电子系统板需要多个电源轨来为各种板载半导体器件和模块供电。这些包括微处理器，FPGA，存储器和其他组件等IC。通常，非隔离负载点（POL）降压调节器或DC/DC 转换器用于为这些器件产生所需的电压。随着工艺几何尺寸变小的趋势，许多这些器件需要多个电压。例如，微处理器可能需要1.2 V或更低的内核和2.5 V或更高的电压用于I/O.转换器的输入电源电压可能为3.3 V或5.0 V.在提供这些多个电压的同时，系统设计人员还必须确保在上电和断电阶段电压依次正确。如果电源轨的排序不合适，可能会导致电流过大或短路，从而导致器件发生故障，最终导致系统板失效。

因此，要避免任何潜在的风险，系统板上电源轨的排序至关重要。有三种不同类型的测序技术，即顺序，比率和同时。在应用三种测序技术中的任何一种之前，用户应该对每种方法有基本的了解，并知道何时使用一种方法而不是另外两种方法。应用笔记¹（AN04-008）由GE Critical Power制作，名为“多个模块测序指南”，提供了帮助，简要讨论了所有三种测序技术。

传统上，设计师一直在建设单独的板载电路来处理这个电压排序问题。它很麻烦，使用更多的组件和电路板空间，并且成本高且耗时。然而，最近，一些电源制造商已经将这些技术集成在芯片内或模块内，以使系统设计人员更容易完成任务，GE Critical Power在TLynx和Austin Mega TLynx等电源模块中引入了称为EZ-SEQUENCE的排序。它可以帮助用户实现上述 2 中提到的三种类型的测序中的任何一种。

现在，Analog Devices，Intersil和Texas Instruments等供应商正在将电源排序技术集成到新一代集成降压转换器中，以使系统设计人员的工作更轻松。本文将更详细地探讨这些带有集成排序的降压调节器。更重要的是，为了展示这种能力，我们还将提供一些设计实例。

内置测序

ADI 公司的ADP5134是一个内置测序的好例子。 ADP5134专为需要多个电压的微处理器，ASIC和FPGA等器件供电，在24引脚LFCSP中集成了两个1200 mA降压或降压DC/DC转换器和两个300 mA低压差（LDO）线性稳压器包。这些多个电压轨的正确排序是通过内置的专用使能引脚实现的。如图1所示，ADP5134具有独立的使能引脚（EN1至EN4），用于控制每个稳压器的激活。该图显示EN1控制BUCK1，EN2控制BUCK2，EN3控制LDO1，EN4控制LDO2。根据产品数据手册，调节器由施加到相应ENx引脚的高逻辑电平激活。

电源排序技术集成到具有输出跟踪功能的降压稳压器中

图1：为了正确排序多个输出电压，ADP5134提供单独的使能引脚来控制每个稳压器的激活。

当输入到ENx引脚的电压高于阈值VIH_EN电平（最小0.9 V）时，器件退出关断模式。但是，仅当ENx引脚上的电压输入高于0.97 V阈值时，才会激活稳压器。此时，稳压器的输出电压开始上升。同样，当使能输入端的电压降低到低于参考电压80 mV（典型值）时，调节器将被停用。当此电压降至0.35 V或更低时，稳压器进入关断模式。在此模式下，电流消耗降至1μA以下。

如图2所示，通过将一个稳压器的衰减版本的输出连接到下一个要上电的稳压器的使能引脚，可以对多个稳压器输出进行排序。结果，四个稳压器依次导通，从BUCK1到BUCK2再到LDO1到LDO2。图3显示了EN1连接到VIN1后的上电顺序。这里，VOUT1控制EN2，VOUT2控制EN3，VOUT3（LDO1的输出）控制EN4。同样，ADP5134的四个稳压器的关断序列如图4所示。当使能引脚EN1与输入VIN1断开时，该序列开始。

电源排序技术集成到具有输出跟踪功能的降压稳压器中