PCIe 5.0已准备好进入黄金时段

这个行业已经停留在PCIe 3.0上大约七年了，尽管第一次桌面上支持PCIe 4.0的将很快落入AMD的第三代Ryzen芯片，第一批PCIe 4.0 SSD也才刚刚出现全球首款符合PCIe4.0标准的SSD控制器：群联PS5016-E16，但业界已经采用PCIe 5.0了。新PCIe 5.0 的标准使PCIe 4.0的吞吐量翻倍，产生的数据速率将高达32 GT/s。

今天，定义PCIe标准的组织PCI-SIG宣布它批准了PCI Express 5.0规范的0.9版，标志着终端设备将在不久的将来上市。（公司最早在0.4版本中设计终端设备，并且通常以0.9版本开始。）

可想而知，PCIe是无处不在的引擎，它将计算机车的很大一部分拉到轨道上，它几乎触及计算机中的每个设备。因此，它是许多其他技术开发的催化剂，例如存储，网络，GPU，芯片组和许多其他设备。

不幸的是，与PCI-SIG正常的两年节奏相比，PCIe 4.0标准较晚。PCIe 3.0在2010年登陆，与PCIe 4.0的引入之间存在7年的差距。鉴于PCIe 4.0标准的快速到来，不难想象该标准经历的时光是短暂的，特别是考虑到供应商已经开始设计具有新PCIe 5.0 PHY的设备。

PCI-SIG 组织期望这两个标准在市场上共存一段时间，PCIe 5.0主要用于渴望达到最高吞吐量的高性能设备，如用于AI工作负载的GPU和网络应用。这意味着许多领先的PCIe 5.0设备将出现在数据中心，网络和HPC环境中，而台式PC等需求不太强烈的应用程序可以在PCIe 4.0接口上使用，在可预见的未来，许多台式机和笔记本电脑将保留PCIe 3.0和4.0。

PCIe 4.0 带来64GBps的吞吐量，而PCIe 5.0 则将其增加到128GBps。两个版本仍然使用PCIe 3.0首次推出的128b / 130b编码方案。PCI-SIG代表表示，他们对128b / 130b 编码所带来的开销减少20％表示满意，并且进一步的编码改进以减少当前1.5％的开销会受到收益递减的影响。

PCIe 5.0还带来了其他功能，例如电气更改以改善信号完整性，向后兼容的CEM连接器用于附加卡，以及向后兼容以前版本的PCIe。PCI-SIG还设计了新标准，以减少延迟并容忍长距离应用中更高的信号损失。

PCI-SIG定义了规范，但它无法控制终端设备何时推向市场。PCI-SIG预计将在2019年第一季度批准最终的1.0版本，制造商经常在此之前开始设计工作，很可能第一批PCIe 5.0产品将在2019年中期的某个时间点发送给最终用户。更广泛的可用性应该在2020年出现。