UltraSoC在2019年嵌入式世界展上演示了高级多核调试技术

UltraDevelop 2嵌入式分析软件套件现在进行beta测试

嵌入式世界大会，德国纽伦堡和英国剑桥 - 2019年2月26日

UltraSoC今天宣布，其UltraDevelop 2集成开发环境（IDE）现在可用于beta测试，并正在向合格的重点客户提供试用。新IDE将于本周在德国纽伦堡举办的嵌入式世界展会（Embedded World 2019）上首次公开展示。

UltraDevelop 2于2018年10月推出，为系统级芯片（SoC）的开发团队提供了一个完整而全面的集成化开发环境（IDE）：集成了调试、运行控制和性能调优功能，可为硬件、固件和软件的运行提供集成化的视图，以及高级异常检测、可视化和数据科学等功能。 UltraDevelop 2利用UltraSoC系统级的片上监控和分析基础架构的巨大潜力，为芯片和系统开发人员提供可操作的洞察力，从而大幅降低开发成本和缩短产品上市时间，并改善最终产品的整体质量。

Microchip的子公司Microsemi的产品架构和规划主管Ted Speers表示：“UltraSoC的系统级方案为我们的RISC-V®Mi-V™生态系统的做出了重要贡献。 我们最近发布的PolarFire SoC架构的关键架构性特性之一就是广泛的调试能力。 UltraSoC正是采用UltraDevelop 2提供的这种方法，采用单个控制器就可覆盖以CPU为中心的和系统级的可视性，因而对于当今的SoC开发人员至关重要：现在我们还可以跨越整个工程设计周期，为客户在流片前和流片生产后的开发工作提供同一种共同视图和体验。”

UltraDevelop 2完善了UltraSoC的片上监控和分析硬件，降低了芯片设计和系统开发成本，并提高可靠性并缩短了形成最终产品的时间。 UltraDevelop 2的系统级整体开发方法意味着开发人员能够在任何抽象级别上查看和分析软件和硬件之间的交互。 除了UltraSoC专有技术外，UltraDevelop 2还利用了Imperas和Percepio提供的技术，他们均为UltraSoC的战略合作伙伴。

UltraSoC首席技术官Gajinder Panesar评论道：“自从我们推出UltraDevelop 2以来，技术合作伙伴们和SoC客户们一直都非常热衷于利用该新软件套件的优势，来更好地利用UltraSoC的嵌入式分析和监控技术。 我们成功的关键是与领先的客户和合作伙伴密切合作，以尽可能地提供最佳解决方案。”

Semico Research Corp 的ASIC和SoC首席分析师Rich Wawrzyniak最近就UltraDevelop 2做出了评论：“这些新工具预示着复杂的‘嵌入式分析’作为一种设计功能的出现，有可能对开发团队的效率产生重大的、积极的影响，并降低日益上升的SoC成本。”

基于Percepio的Tracealyzer功能，UltraDevelop 2为工程师提供了硬件操作和高级软件执行的集成化可视性。对 Imperas的多处理器调试器的集成，使UltraDevelop 2能够支持多核、多线程平台，包括利用了不同处理器架构的内核组合，支持开发复杂的异构系统；随着开发人员为满足特定的功能及应用而在SoC中混合和配置各种CPU，这些系统正变得越来越普遍。

打造UltraDevelop 2的目的，是为了给SoC设计人员在选择开发平台时提供功能和灵活性的最佳组合，并且有能力对来自Arm、MIPS和RISC-V等供应商的20多种处理器架构进行实时运行控制。 开发人员可以从UltraSoC现有的合作伙伴（如Lauterbach）处获得和部署第三方工具，并支持底层的UltraSoC硬件功能; 或者他们可以选择UltraSoC提供的预集成配置。

有关UltraDevelop 2在嵌入式世界展会（Embedded World）上的更多信息，或者预约相关会议，请联系[e-mail]预约。 UltraSoC的展示在位于3A 展厅的3A-536的RISC-V基金会展区（RISC-V Foundation Pavilion ）。