MAXII内部震荡时钟使用实例
MAXII内部震荡时钟使用实例
①新建工程，并建一个verilog文档作为顶层设计文件。
②配置内部振荡器的宏功能。点击ToolsMegaWizardPlug-InManager…，弹出如图5.25所示的对话框。使用第一个默认选项新建一个宏功能，再点击“next”。
然后在新弹出的窗口中如图5.26进行选择设置。功能部分选择I/O下拉选项的最后一个“MAXIIoscillator”，器件选择“MAXII”，语言选择“VerilogHDL”，在输出文件最后加上文件名，这里命名为“internal_osc”。完成设置后点击“next”。
③往后就是具体的晶振的设置了，在第一步ParameterSetting里选择使用的晶振频率，EDA里也没有需要设置的，Summary里选择需要的输出文件即可。
在配置完成后点击“Finish”即可，然后到文件输出的文件夹下找到internal_osc_inst.v文件，它是一个配置好的宏功能的例化文件，拷贝到我们的工程顶层下进行更改。更改后的顶层源代码如下：
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
时钟
+关注
关注
11文章
1738浏览量
131623 -
MAXII
+关注
关注
0文章
2浏览量
6810
发布评论请先 登录
相关推荐
TLV320ADC6140内部有时钟源吗？
datasheet里说有内部时钟源，并建议使用内部时钟。
但是应用文档中有提到芯片作为i2s的master模式下时需要外部提供MCLK？
所以，芯片
发表于 12-03 08:12
使用LMK04228输出100MHZ的波形，出现了类似震荡的情况，导致FPGA端的时钟无法锁定，怎么解决？
你好，这是我使用LMK04228输出100MHZ的波形，用差分探头测量芯片输出端0.1uF后端的波形，发现出现了类似震荡的情况，导致FPGA端的时钟无法锁定。
麻烦帮我们分析一下存在的问题和原因，谢谢。
发表于 11-11 17:29
TAS5731M内部有主时钟MCLK吗？
TAS5731M内部有主时钟MCLK吗？我怎么没看到
原文：
TAS5731M检查来验证SCLK 32 fS是一个特定的值,48 fS,或64 fS。DAP只支持一个1
×fS LRCLK。这些
发表于 10-25 07:12
INA286输出震荡的原因？
目前正在做INA286电流检测的应用，具体电路图如下所示，目前问题为在输入电力在5mA到10mA左右，INA286输出端出现无规律震荡！导致比较器输出也随着震荡！目前不知道是否为INA286引起
发表于 08-28 06:46
LMH6518芯片内部前级放大器高增益时发生震荡怎么解决？
LMH6518芯片内部前级放大器高增益时发生震荡。在我们使用LMH6518放大器时，芯片（内部）的预放大部分（pre_amp）由10dB切换到30dB时，在无输入信号的情况下，输出出现约400MHz左右的
发表于 07-31 07:05
在ESP32C3中如何设置CPU震荡源为内部PLL_CLK？
从你们的芯片手册中了解到，CPU可以由多个外部高性能时钟驱动，由一个寄存器来控制使用的是内部PLL_CLK还是外部晶振，默认是外部晶振。
那么我如果不放外部晶振，并且希望使用内部PLL_CLK的话该怎么实现？
我看到RTC
发表于 06-13 07:32
凯迪正大分享电缆震荡与电缆震荡试验的注意点
电缆震荡，简而言之，是指电缆在特定条件下产生的振动或波动现象。在电力系统中，电缆作为电能传输的重要载体，其质量和性能直接关系到电力系统的稳定性和安全性。电缆震荡试验则是评估电缆性能、检测电缆是否存在潜在问题的一种重要方法。
使用STM8L做内部RTC做时钟，时钟计时计到了超过24时怎么解决？
我在使用STM8L做内部RTC做时钟的时候，发现了一个问题。时钟计时计到了超过24时。昨天下午我设置了一个初始时间，今天早上8：19的时候读取STM8内部RTC时间显示的是 2018.
发表于 04-19 06:59
如何在PSoC™ 4000S上使用外部时钟而不是内部时钟？
您能否告诉我们如何在 PSoC™ 4000S 上使用外部时钟而不是内部时钟？
用户可以按照 2 个步骤使用外部时钟吗？
使用外部时钟还需
发表于 03-01 07:27
芯片为什么要时钟信号 时钟芯片的作用是什么？
基准，使得整个芯片能够以协调一致的方式进行工作。 时钟信号的重要性主要表现在以下几个方面： 1. 同步功能：芯片内部的各个模块需要以同步的方式进行操作，以确保数据的准确传输和处理。时钟信号为芯片
FPGA时钟内部设计方案
的）、频率限制和不同时钟管理器的抖动特性，以及能用于单个时钟域的时钟最大数量。 本文介绍了时钟设计方案中的每个部分，并推荐了一些设计方法。
发表于 01-22 09:30
•654次阅读
GD32F303 使用PA8输出内部时钟频率
前面给小伙伴介绍过串口发送和接收异常可能的一些原因，其中就有说到时钟频率对于异步通讯的重要性。而我们通过程序去配置的时钟都是理论值，那如果想要获得内部一些时钟频率的实际值，需要怎样做呢
工商网监
评论