0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

时序分析基础

工程师 来源:网络整理 作者:h1654155205.5246 2019-03-08 14:59 次阅读

时序分析基础

1. 时钟相关

时钟的时序特性主要分为抖动(Jitter)、偏移(Skew)、占空比失真(Duty Cycle DistorTIon)3点。对于低速设计,基本不用考虑这些特征;对于高速设计,由于时钟本身的原因造成的时序问题很普遍,因此必须关注。

1. 时钟抖动 (clock jitter)

理想的时钟信号应该是理想的方波,但是现实中的时钟的边沿变化不可能是瞬变的,它有个 从低到高 / 从高到低 的变化过程,如图1所示。

时序分析基础

常见的抖动参数有3种:

周期抖动(Period Jitter):

周期抖动率(Period Jitter)测量时钟输出传输偏离其理想位置的最大偏离。Period Jitter代表周期差抖动的上下边界。

时序分析基础

周期差抖动(cycle-to-cycle Jitter):

周期差抖动率(cycle-to-cycle jitter)是两个相邻周期的时间偏差。它总是小于周期抖动(period jitter)

时序分析基础

长期抖动(Long-term Jitter):

长期抖动率如下图(Long-Term Jitter)定义为一个时钟沿相对于基准周期时钟沿经过一段时间的延时之后,与其理想位置的偏离。此测量可以捕获锁相环低频周期变化(缓慢的,频率很低的)。长期抖动对图形、串行连接通讯系统、打印机和任何光栅扫描操作非常重要。

时序分析基础

时钟抖动的原因就是噪声。时钟抖动是永远存在的,当其大到可以和时钟周期相比拟的时候,会影响到设计,这样的抖动是不可接受的。

2. 时钟偏斜 (clock skew)

时钟信号要提供给整个电路的时序单元,所以时钟信号线非常长,并构成分布式的RC网路。它的延时与时钟线的长度、时序单元的负载电容、个数有关,所以产生所谓的时钟偏移。时钟偏移是指同一个时钟信号到达两个不同的寄存器之间的时间差值,根据差值可以分为正偏移和负偏移。

时序分析基础

时钟偏移的计算公式: Tskew = Tclk2 - Tclk1

时钟偏移是永远存在的,当其大到一定程度会影响电路的时序。解决方法就是在FPGA的设计中让主要的时钟信号走全局时钟网络。该网络采用全铜工艺和树状结构,并设计了专用时钟缓冲和驱动网络,到所有的IO单元、CLB和块RAM的偏移非常小,可以忽略不计。

3. 占空比失真DCD (Duty Cycle DistorTIon)

即时钟不对称,时钟的脉冲宽度发生了变化。DCD会吞噬大量的时序裕量,造成数字信号的失真,使过零区间偏离理想的位置。DCD通常是由信号的上升沿和下降沿之间时序不同而造成的。

2. 信号扇入/扇出 (fan-in/fan-out)

The number of circuits that can be fed input signals from an output device. 扇出,输出可从输出设备输入信号的电路的数量。

扇出(fan-out)是定义单个逻辑门能够驱动的数字信号输入最大量的术语。大多数TTL逻辑门能够为10个其他数字门或驱动器提供信号。因而,一个典型的TTL逻辑门有10个扇出信号。

在一些数字系统中,必须有一个单一的TTL逻辑门来驱动10个以上的其他门或驱动器。这种情况下,被称为缓冲器(buf)的驱动器可以用在TTL逻辑门与它必须驱动的多重驱动器之间。这种类型的缓冲器有25至30个扇出信号。逻辑反向器(也被称为非门)在大多数数字电路中能够辅助这一功能。

模块的扇出是指模块的直属下层模块的个数。一般认为,设计得好的系统平均扇出是3或4。一个模块的扇出数过大或过小都不理想,过大比过小更严重。一般认为扇出的上限不超过7。扇出过大意味着管理模块过于复杂,需要控制和协调过多的下级。解决的办法是适当增加中间层次。一个模块的扇入是指有多少个上级模块调用它。扇人越大,表示该模块被更多的上级模块共享。这当然是我们所希望的。但是不能为了获得高扇人而不惜代价,例如把彼此无关的功能凑在一起构成一个模块,虽然扇人数高了,但这样的模块内聚程度必然低。这是我们应避免的。

设计得好的系统,上层模块有较高的扇出,下层模块有较高的扇人。其结构图像清真寺的塔,上面尖,中间宽,下面小。

3. launch edge

时序分析起点(launch edge):第一级寄存器数据变化的时钟边沿,也是静态时序分析的起点。

4. latch edge

时序分析终点(latch edge):数据锁存的时钟边沿,也是静态时序分析的终点。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 时序
    +关注

    关注

    5

    文章

    385

    浏览量

    37269
  • 时序分析
    +关注

    关注

    2

    文章

    127

    浏览量

    22548
收藏 人收藏

    评论

    相关推荐

    Verilog vhdl fpga

    编程语言,熟悉时序约束、时序分析方法; 4.熟悉FPGA开发环境及仿真调试工具。 5.熟悉FPGA外部存储控制器及数据传输接口,如E2PROM、FLASH、DDR等。有FPGA高速数据处理经验者优先; 6.有图像相关经验者优先;
    发表于 11-12 16:40

    LM4811在启动时或者shutdown开启关闭过程中,增益控制跟预想的有偏差是为什么?

    否是控制时序的问题,但查阅资料只有一个简单的时序图,感觉不够详细支持时序分析,请问能否提供LM4811控制时序方面的资料吗?(包括
    发表于 10-23 07:19

    使用IBIS模型进行时序分析

    电子发烧友网站提供《使用IBIS模型进行时序分析.pdf》资料免费下载
    发表于 10-21 10:00 0次下载
    使用IBIS模型进行<b class='flag-5'>时序</b><b class='flag-5'>分析</b>

    使用MXO58示波器轻松进行电源时序分析

    当今复杂的电路必须集成多个在不同功率等级下运行的组件。要确保这些组件的互操作性,电路需要精心设计,具备干净且稳定的电源分配网络来进行电源时序管理。在较低的电压水平下,容差以百分比表示,这可能会给精确
    的头像 发表于 10-13 08:07 153次阅读
    使用MXO58示波器轻松进行电源<b class='flag-5'>时序</b><b class='flag-5'>分析</b>

    FPGA芯片架构和资源有深入的理解,精通Verilog HDL、VHDL

    、计算机相关专业,具有良好的专业基础知识。 2.工作年限不限,有工作经验或优秀应届毕业生亦可。 3.对FPGA芯片架构和资源有深入的理解,精通Verilog HDL、VHDL编程语言,熟悉时序约束、时序分析
    发表于 09-15 15:23

    深度解析FPGA中的时序约束

    建立时间和保持时间是FPGA时序约束中两个最基本的概念,同样在芯片电路时序分析中也存在。
    的头像 发表于 08-06 11:40 557次阅读
    深度解析FPGA中的<b class='flag-5'>时序</b>约束

    FPGA 高级设计:时序分析和收敛

    今天给大侠带来FPGA 高级设计:时序分析和收敛,话不多说,上货。 这里超链接一篇之前的STA的文章,仅供各位大侠参考。 FPGA STA(静态时序分析) 什么是静态
    发表于 06-17 17:07

    Xilinx FPGA编程技巧之常用时序约束详解

    Register-to-Register Constraint 寄存器到寄存器约束往往指的是周期约束,周期约束的覆盖范围包括: 覆盖了时钟域的时序要求 覆盖了同步数据在内部寄存器之间的传输 分析一个单独的时钟域内的路径 分析
    发表于 05-06 15:51

    Xilinx FPGA编程技巧之常用时序约束详解

    寄存器到寄存器约束往往指的是周期约束,周期约束的覆盖范围包括: 覆盖了时钟域的时序要求 覆盖了同步数据在内部寄存器之间的传输 分析一个单独的时钟域内的路径 分析相关时钟域间的所有路径 考虑不同时钟域
    发表于 04-12 17:39

    fpga设计流程

    首先,根据功能需求选择合适的FPGA型号和开发板,并进行硬件资源评估、时序分析等,以确定芯片的工作频率和性能参数。同时,深入研究所选芯片的特点、布局、电气参数等,为后续设计做好知识储备。
    的头像 发表于 03-14 15:45 379次阅读

    请问一下DC与DCT DCG的区别在哪?

    先进工艺不再wire load model进行静态时序分析,否则综合结果与后端物理电路差距很大,因此DC综合工具也进行了多次迭代
    的头像 发表于 02-22 10:35 925次阅读
    请问一下DC与DCT DCG的区别在哪?

    Vivado时序问题分析

    有些时候在写完代码之后呢,Vivado时序报红,Timing一栏有很多时序问题。
    的头像 发表于 01-05 10:18 1890次阅读

    芯片前仿真和后仿真的区别

    是指在芯片设计过程中,对电路的功能和性能进行仿真验证的环节。它主要关注电路的功能性、时序和功耗等方面,以确保设计的正确性和可行性。前仿真通常在物理布局之前进行,因此也称为静态时序分析或网表级仿真。 后仿真:后仿
    的头像 发表于 12-13 15:06 7069次阅读

    FPGA通过SPI对ADC配置简介(三)3线SPI配置时序分析

    AD9249的SPI控制模块包含4根信号线,即CSB1、CSB2、SDIO以及SCLK。但CSB1、CSB2可以一起由CSB来控制,实际上就是3线SPI。
    的头像 发表于 12-12 10:47 2363次阅读
    FPGA通过SPI对ADC配置简介(三)3线SPI配置<b class='flag-5'>时序</b><b class='flag-5'>分析</b>

    FPGA通过SPI对ADC配置简介(二)-4线SPI配置时序分析

    本篇将以德州仪器(TI)的高速ADC芯片—ads52j90为例,进行ADC的4线SPI配置时序介绍与分析
    的头像 发表于 12-11 09:05 1765次阅读
    FPGA通过SPI对ADC配置简介(二)-4线SPI配置<b class='flag-5'>时序</b><b class='flag-5'>分析</b>