BIST的关键是模拟Weenies

内置自测（BIST），曾经保留用于复杂的数字芯片，现在可以在许多具有相对少量数字内容的设备中找到。向更精细的线路工艺几何形状的转变使得几个ADI公司的数据转换器能够包含BIST功能。对于芯片制造商而言，BIST可以通过提供对器件的更大可视性来帮助简化器件表征过程，并通过允许对芯片的某些子集进行自主测试来缩短制造测试时间。当片上BIST功能集成到系统级设计中时，BIST的更大优势在系统级实现。随着系统变得越来越复杂，将各个组件与BIST集成，可以实现分层测试策略，为增强系统可靠性提供强大的功能。

在系统级，BIST功能可用于设计阶段表征数字处理器和数据转换器之间的数字接口时序。如果没有BIST，数字接口中的误码必须通过转换器本底噪声的变化来检测。这种类型的错误检测比基于数字的BIST签名检查灵敏得多，后者可以检测单个位错误。可以在生产测试平台上或在现场的系统级自测中执行相同的数字接口检查。

图1显示了基本的BIST实现。将BIST合并到设备中需要添加三个功能块：模式生成器，签名（或响应）分析器和测试控制器。模式发生器刺激被测电路（CUT）。签名分析器收集CUT对测试模式的响应并将其压缩为单个值，称为签名。测试控制器协调测试电路的动作，并提供简单的外部接口。

模式生成器和签名分析器通常使用线性反馈移位寄存器（LFSR）实现。具有 n 触发器的LFSR如图2所示。这种类型的模式生成器可以生成宽度为 n 的伪随机模式，其中2 n < / sup> -1重复之前的唯一组合（除了全零之外的每个可能的组合）。当初始条件已知时，该模式是完全确定的。

签名分析也使用LFSR。利用第二个类似构造的LFSR可以将CUT对整个模式的响应压缩为单个值。该值在测试完成时存储在寄存器中。然后可以将签名与预期签名进行比较，以验证设备的正确操作。压缩响应的过程引入了使故障CUT产生正确签名的可能性，但随着模式长度的增加，未检测到故障的概率变得非常小。

在系统级使用BIST

在板级，BIST功能可以帮助进行多种类型的测试。例如，测试DAC和数字数据源之间的接口可以通过调用BIST签名分析电路并使用数字源来提供测试模式来完成。在这种情况下，DAC制造商将提供测试模式和预期签名。该设备已经过制造商的测试，因此错误的签名可归因于错误的数字接口。或者，DAC制造商可以提供用于生成任意测试模式的预期签名的算法。这为源可以提供的模式提供了更大的灵活性。 ADI公司为AD9736高速DAC提供BIST模型，测试模式和预期签名。

签名测试是通过/失败类型的测试。错误签名的具体值无助于诊断故障。但是，激励设备的方式可以提供有关故障类型的一些信息。例如，不同的测试模式可以将故障隔离到特定的输入引脚。在表征数字接口时，可以使用这种类型的测试来确定是否存在负责减少整个总线的时序裕度的任何外围连接。此信息可用于改进后续版本中的电路板布局。

在某些情况下，可以使用BIST码型发生器代替外部数字码型发生器，从而简化了器件的评估和下游信号链的其余部分。 AD9789内置一个片内QAM映射器，插值滤波器和一个数字上变频器，后跟一个14位DAC。 BIST模式生成器可以配置为将数据发送到QAM映射器。该设备将该数据作为调制信号发送。模拟性能可以在DAC的输出端和发送路径信号链的其余部分进行测量，无需任何额外的数字激励。这可以加快对设计模拟部分的评估，因为它将模拟评估与数字开发分离，并消除了生成数字测试模式所需的特殊电路。

期望包含BIST电路随着这些设备转向更小的工艺几何形状，数据转换器和其他“模拟”设备变得越来越普遍和更强大。随着系统变得越来越复杂，包含测试能力至关重要。随着数字接口速度的提高，验证这些接口是否健壮变得更加重要和困难。寻找在各个器件上使用BIST功能的方法，以提高系统级可测试性和器件评估。