60 GHz视线回程链路准备提升蜂窝容量

基于Xilinx ® Zynq SoC和ADI V波段芯片组的完整60 GHz双向数据通信方案为小型蜂窝回程市场提供了性能和灵活性。

世界蜂窝网络对数据的需求不断增长，运营商正在寻找到2030年将容量增加5000倍的方法。 1 要实现这一目标，需要将通道性能提高5倍，20 ×分配频谱的增加，以及蜂窝站点数量增加50倍。

许多这些新小区将被放置在大多数流量来源的室内，而光纤是汇集流量的首选回到网络。但是有许多户外场所无法使用光纤或连接太昂贵，对于这些情况，无线回程是最可行的替代方案。

5 GHz的免许可频谱可用且不需要线路视线（LOS）路径。但是，带宽有限，并且由于流量大和天线模式宽，几乎可以保证该频谱的其他用户的干扰。

60 GHz的通信链路正在成为提供这些回程链路的主要竞争者。成千上万的室外电池将满足容量需求。该频谱也是未经许可的，但与6 GHz以下的频率不同，它包含高达9 GHz的可用带宽。此外，高频率允许非常窄且聚焦的天线方向图，这些天线方向图有些抗干扰，但需要LOS路径。

基于FPGA和基于SoC的调制解调器越来越多地用于各种无线回程解决方案，因为使用它们的平台可以模块化和定制，从而降低OEM的总体拥有成本。对于这些链路的无线电部分，收发器已集成到基于硅的IC中，并封装在低成本的表面贴装部件中。

商用部件可用于构建完整的60 GHz双向数据通信图1中的解决方案举例说明了该链路。该设计由Xilinx和Hittite Microwave（现为ADI公司的一部分）开发，包括Xilinx调制解调器和ADI公司的毫米波无线电。此链接符合小型蜂窝回程市场的性能和灵活性要求。

如图1所示，创建此链路需要两个节点。每个节点包含一个发送器（带调制器）及其相关的模拟发送器链，以及一个接收器（带解调器）及其相关的模拟接收器链。

调制解调器卡与模拟和分立器件集成在一起。它包含数字实现的振荡器，以确保频率合成的准确性，所有数字功能都在FPGA或片上系统（SoC）中执行。该单载波调制解调器内核支持从QPSK到256 QAM的调制，信道带宽高达500 MHz，数据速率高达3.5 Gbps。调制解调器还支持频分双工（FDD）和时分双工（TDD）传输方案。强大的调制解调器设计技术降低了本地振荡器的相位噪声影响。包括强大的低密度奇偶校验（LDPC）编码，以提高性能和链路预算。

毫米波调制解调器

毫米波调制解调器使基础设施供应商能够开发灵活，成本优化的，可定制的无线回程网络链接。它完全自适应，功耗低，占地面积小，可用于部署室内和全室外点对点链路以及点对多点微波链路。该解决方案使运营商能够构建可扩展的现场可升级系统。

图2进一步详细说明了在基于SoC的解决方案中实现的数字调制解调器。除了可编程逻辑（PL）之外，该平台的可扩展处理系统（PS）还包含双ARM ® Cortex ® -A9内核，集成内存控制器和用于外设的多标准I / O 。

该SoC平台用于执行各种数据和控制功能并启用硬件加速。图2显示了带有PHY，控制器，系统接口和数据包处理器的集成毫米波调制解调器。但是，根据所需的体系结构，您可以插入，更新或删除不同的模块。例如，您可以选择实施XPIC组合器，以便可以将交叉极化模式的调制解调器与另一个调制解调器一起使用。该解决方案在PL中实现，其中SERDES和I / O用于各种数据路径接口，例如调制解调器和分组处理器之间的接口，分组处理器和存储器，或者间接器或DAC / ADC。

< p>调制解调器IP的一些其他重要特性包括通过自适应编码和调制（ACM）实现自动无中断和无差错状态切换，以保持链路正常运行;自适应数字闭环预失真（DPD），提高射频功率放大器的效率和线性度;同步以太网（SyncE）保持时钟同步和Reed-Solomon或LDPC前向纠错（FEC）。 FEC的选择基于设计要求。 LDPC FEC是无线回程应用的默认选择，而Reed-Solomon FEC是低延迟应用（如前传）的首选。

LDPC实现经过高度优化，利用FPGA并行性进行编码器和解码器的计算。结果是显着的SNR增益。您可以通过改变LDPC内核的迭代次数来应用不同级别的并行性，从而优化解码器的大小和功率。您还可以根据通道带宽和吞吐量限制对设计进行建模。

此调制解调器解决方案还带有用于显示和调试的图形用户界面（GUI），并且具有高级功能，如通道带宽或调制选择，以及低级功能，例如硬件寄存器的设置。为实现图1所示解决方案的3.5 Gbps吞吐量，调制解调器IP以440 MHz的时钟速率运行。它使用五个千兆位收发器（GT）作为连接接口，以支持ADC和DAC，以及一些GT用于10 GbE有效载荷或CPRI接口。

毫米波收发器芯片组

ADI公司针对小型蜂窝回程应用优化了该设计中使用的第二代硅锗（SiGe）60 GHz芯片组。发射器芯片是一个完整的模拟基带到毫米波上变频器。改进的频率合成器以250 MHz的步长覆盖57 GHz至66 GHz，具有低相位噪声，可支持高达至少64 QAM的调制。输出功率已增加至约16 dBm线性功率，而集成功率检测器监控输出功率，因此不超过规定限值。

发射器芯片提供IF的模拟控制或数字控制射频增益。当使用更高阶调制时有时需要模拟增益控制，因为离散增益变化可能被误认为是幅度调制，从而导致误码。内置SPI接口支持数字增益控制。

对于在窄通道中需要更高阶调制的应用，可以将具有更低相位噪声的外部PLL / VCO注入发送器，绕过内部合成器。

图3显示了发送器芯片的框图，该芯片支持高达1.8 GHz的带宽。 MSK调制器选项可实现高达1.8 Gbps的低成本数据传输，而无需昂贵且耗电的DAC。

此设备的补充是一个接收器芯片，同样经过优化以满足苛刻的要求小型小区回程应用。接收器的输入P1dB显着增加到-20 dBm，IIP3显着增加到-9 dBm，以处理短距离链路，其中碟形天线的高增益导致接收器输入端的高信号电平。

其他主要功能包括在最大增益设置下的低6 dB噪声系数;可调低通基带滤波器和高通基带滤波器;与发射机芯片相同的新型合成器，支持57 GHz至66 GHz频段的64 QAM调制，以及IF和RF增益的模拟或数字控制。

接收机芯片的框图如图4所示。注意，接收器还包含AM检测器，用于解调幅度调制，例如开/关键控（OOK）。此外，FM鉴别器解调简单的FM或MSK调制。这是用于恢复QPSK的正交基带输出和更复杂的QAM调制的I / Q解调器的补充。

发射器和接收器均为4 mm×6 mm BGA风格，晶圆级封装。这些表面贴装部件可以实现回程应用的低成本无线电板制造。

图5显示了一个示例毫米波调制解调器和无线电系统的框图。除了FPGA，调制解调器软件和毫米波芯片组一样，该设计还包含许多其他组件。它们包括双通道，12位，1 GSPS ADC，四通道16位，高达2.8 GSPS TxDAC，以及超低抖动时钟合成器，支持ADC和DAC IC上采用的JESD204B串行数据接口。

演示平台

图6中所示的平台由Xilinx和ADI公司联合创建，用于演示目的。该实现包括Xilinx开发板上基于FPGA的调制解调器，行业标准FMC板，包含ADC，DAC，时钟芯片和两个无线电模块评估板。

演示平台包括一台用于调制解调器控制和可视显示的笔记本电脑以及一个可变RF衰减器，用于复制典型毫米波链路的路径损耗。开发板上的FPGA执行WBM256调制解调器固件IP。开发板上的行业标准FMC夹层连接器用于连接基带和毫米波无线电板。

毫米波模块卡在基带板上。这些模块具有用于60 GHz接口的MMPX连接器以及用于可选使用外部本地振荡器的SMA连接器。

该平台包含演示点对点回程连接所需的所有硬件和软件。频分双工连接的每个方向在250 MHz信道中高达1.1 Gbps。

模块化和可定制

由于FPGA具有高度模块化和可定制性，因此FPGA在使用时可降低成本为无线回程应用构建平台。在为小型蜂窝回程市场选择毫米波调制解调器解决方案的商用部件时，请选择高能效的FPGA / SoC和高性能宽带IP内核。在为宽带通信和交换功能选择GT时，高速也是需要考虑的因素。寻找可扩展以支持多种产品变化的解决方案，从在相同硬件平台上以几百兆比特每秒运行到3.5 Gbps的低端小型蜂窝回程产品。

对于无线电部分，采用表面贴装部件封装的收发器IC将降低制造成本。市场上的部件将满足小型蜂窝部署的无线回程需求的功率，尺寸，灵活性和功能要求。另外还有高性能数据转换器和时钟管理IC，可用于完成无线回程链路。