JESD204B接口标准中的眼图测量
JESD204是基于SerDes($174.9800)的串行接口标准，主要用于数模转换器和逻辑器件之间的数据传输，其最早的版本是JESD204A，现在是JESD204Bsubclass0，subclass1，subclass2.区别主要在于其对同步和链路间固定时差的测量。目前市场上比较多地数模转换器接口是JESD204B subclass1.其最大传输速率可达12.5Gbps，支持多链路和多器件的同步以及固定时差的测量。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
ADI
+关注
关注
145文章
45819浏览量
249662 -
测量
+关注
关注
10文章
4844浏览量
111231 -
数模转换器
+关注
关注
14文章
1003浏览量
83165
发布评论请先 登录
相关推荐
JESD204B使用说明
能力更强，布线数量更少。 本篇的内容基于jesd204b接口的ADC和FPGA的硬件板卡，通过调用jesd204b ip核来一步步在FPGA内部实现高速ADC数据采集，jesd204b
Altera JESD204B IP核和TI DAC37J84硬件检查报告
电子发烧友网站提供《Altera JESD204B IP核和TI DAC37J84硬件检查报告.pdf》资料免费下载
发表于 12-10 14:53
•0次下载
调试ADS52J90板卡JESD204B接口遇到的问题求解
我在调试TI ADS52J90板卡JESD204B接口遇到的问题：
1、目前在应用手册中能看到LVDS的详细说明，但是缺少关于JESD204B的相关资料，能否提供相关
发表于 11-28 06:13
使用JESD204B接口，线速率怎么计算？
使用JESD204B接口，线速率怎么计算？在文档表9-2中线速率等于 fLINERATE=fs*R，如果我选择双通道设备，采样时钟fs为500MHz，在表8-17，中选择模式0,N&
发表于 11-18 07:10
如何配置LMK04828时钟芯片生成JESD204b需要的时钟？
你好！在使用ADS54J42EVM的过程中，我需要采用产品通过JESD204b以L=4, F=4, K=16和6.25G的线速率与FPGA通信，这需要ADS54J42EVM产生156.25Mhz
发表于 11-14 07:12
ADC16DX370 JESD204B串行链路的均衡优化
电子发烧友网站提供《ADC16DX370 JESD204B串行链路的均衡优化.pdf》资料免费下载
发表于 10-09 08:31
•1次下载
从JESD204B升级到JESD204C时的系统设计注意事项
电子发烧友网站提供《从JESD204B升级到JESD204C时的系统设计注意事项.pdf》资料免费下载
发表于 09-21 10:19
•2次下载
带双环路PLL且符合JESD204B标准的LMK04832超低噪声时钟抖动清除器数据表
电子发烧友网站提供《带双环路PLL且符合JESD204B标准的LMK04832超低噪声时钟抖动清除器数据表.pdf》资料免费下载
发表于 08-21 09:20
•0次下载
具有双环路PLL的LMK04228超低噪声且符合JESD204B标准的时钟抖动清除器数据表
电子发烧友网站提供《具有双环路PLL的LMK04228超低噪声且符合JESD204B标准的时钟抖动清除器数据表.pdf》资料免费下载
发表于 08-21 09:12
•0次下载
LMK04714-Q1符合JESD204B/C标准的汽车级、超低噪声、双环路时钟抖动清除器数据表
电子发烧友网站提供《LMK04714-Q1符合JESD204B/C标准的汽车级、超低噪声、双环路时钟抖动清除器数据表.pdf》资料免费下载
发表于 08-20 10:37
•0次下载
抓住JESD204B接口功能的关键问题
JESD204B是最近批准的JEDEC标准，用于转换器与数字处理器件之间的串行数据接口。它是第三代标准，解决了先前版本的一些缺陷。该接口的优
JESD204B的常见疑问解答
样本数据输入器件直到模拟输出相应样本的时间。通常，对这两者都以分辨率为采样时钟周期进行测量，因为它们与频率有关。这在原理上与JESD204B链路部署中描述的确定延迟的定义有所不同。
JESD
发表于 01-03 06:35
工商网监
评论