AD9739A FMC板基于14位DAC,能够让有线电视和宽带运营商将高至1 GHz的整个电缆频谱合成于Xilinx Virtex-6 ML605、Kintex-7 KC705和Virtex-7 VC707上的单个RF端口。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
电视
+关注
关注
15文章
2454浏览量
75324 -
Xilinx
+关注
关注
71文章
2153浏览量
120795 -
dac
+关注
关注
43文章
2255浏览量
190698
发布评论请先 登录
相关推荐
AD9739的SYNC控制器和RCVR控制器LOST信号拉高,不能进行正确同步的原因?
AD9739的寄存器,发现AD9739的SYNC 控制器和RCVR控制器LOST信号拉高,不能进行正确的同步。目前观察MU控制器的同步状态一直稳定。通过接近三周的调试,还没有确定问题的原因,麻烦您帮我分析一下谢谢!
发表于 12-22 08:05
AD9739A-FMC-EBZ的ENOB是多少?
我有一块AD9739A-FMC-EBZ板子用于科研工作,有专家问我这款DAC芯片的ENOB是多少?我知道 ENOB作为ADC参数是常见的,ENOB = (SINAD-1.76)/6.02,但对
发表于 12-20 07:01
使用AD转换开发板AD9739A-FMC-EBZ-ND时遇到的问题求解
使用官方提供的SDK代码, SPI引脚定义与官方例程的FPGA引脚保持一致。在通过SPI配置AD9739A-FMC-EBZ-ND开发板上的ADF4350芯片和AD9739A芯片时,程序提示芯片的初始化
发表于 12-14 08:14
AD9739上变频功能实现原理是什么?
最近在评估 AD9739, 但对其上变频功能有些疑问,请专家解答,谢谢!
1) AD9739 的上变频功能实现原理是什么?
2) 进入AD9739的信号是否必须是经过IQ正交调制后的,即必须是实信号而非IQ复信号?
3)A
发表于 12-14 07:23
ADCLK914 mu中的dll一直锁不定是怎么回事?
目前采用了手册上建议的时钟驱动方案,ADCLK914缓冲驱动,不过做板子有点不一样,是直接将驱动直接接到了AD9739A的时钟上,如下图时钟驱动中两个10nf电容未添加,直流耦合到dac时钟端。但是
发表于 12-13 06:22
AD9739A输出信号谐波很大是怎么回事?
使用AD9739A生成信号,用FPGA的DDS生成信号,见图,谐波特别明显,尤其是2次谐波,信号连接方式参考的是芯片资料中连接90欧电阻及巴伦,时钟采用ADF4350产生,现在不知道问题出在什么地方,希望大神们帮助!图片中产生的信号频率分别为30MHz、100MHz和200MHz。
发表于 12-12 06:52
使用AD9739A生成信号,用FPGA的DDS生成信号,为什么谐波特别明显?
使用AD9739A生成信号,用FPGA的DDS生成信号,见图,谐波特别明显,尤其是3次谐波,购买的是AD9739_FMC的评估板,下图中产生250M的信号,三次谐波比750M比250M还要强!!现在不知道问题出在什么地方?
发表于 12-07 07:57
AD9739A-FMC-EBZ-revc打开AD9739A-SPI的上位机软件,软件右方大多数寄存器返回值为FF是怎么回事?
您好:
关于AD9739A-FMC-EBZ-revc评估板,打开AD9739A-SPI的上位机软件,软件已经识别评估板,但是软件右方大多数寄存器返回值为FF,如下图所示,请问怎么回事。
发表于 12-07 06:02
使用AD9739杂波信号幅值比较高怎么解决?
在使用AD9739时发现如下问题,AD9739的输出信号中包含有1/4频采样时钟信号,且该杂波信号幅值比较高。例如采样时钟为1GHz时,DAC输出中包含250MHz杂波信号。该杂波不是每次上电都会出现,上电十次,大概有3、4次会出现
发表于 12-01 06:48
高性能伺服控制FMC板参考设计
同步电机(PMSM)。该板卡可解决电机控制应用中的功耗和隔离挑 战,提供针对电机反馈信号的精确测量。作为Xilinx Zynq® FPGA基板的配套板卡, 该电机控制FMC板可连接任意Xilinx...
发表于 11-28 16:10
•0次下载
请问多块板卡间的AD9739同步如何实现?
请问多块板卡间的AD9739同步如何实现?(如每个板卡有8个AD9739,有3个板卡)
参照手册的方案,MASTER/SLAVE模式,感觉实现比较复杂,有没有另外的方案建议?
谢谢!
发表于 11-15 07:39
评论