声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
ADI
+关注
关注
145文章
45819浏览量
249655 -
串行接口
+关注
关注
3文章
326浏览量
42600
发布评论请先 登录
相关推荐
DAC38J82在没有jesd输入的情况下,能单独NCO输出吗?
DAC38J82在没有jesd输入的情况下,能单独NCO输出吗?还是说必须先通过JESD204接口,才能输出,谢谢大家!
发表于 12-09 07:47
调试ADS52J90板卡JESD204B接口遇到的问题求解
我在调试TI ADS52J90板卡JESD204B接口遇到的问题:
1、目前在应用手册中能看到LVDS的详细说明,但是缺少关于JESD204B的相关资料,能否提供相关JESD204B
发表于 11-28 06:13
使用JESD204B接口,线速率怎么计算?
使用JESD204B接口,线速率怎么计算?在文档表9-2中线速率等于 fLINERATE=fs*R,如果我选择双通道设备,采样时钟fs为500MHz,在表8-17,中选择模式0,N&
发表于 11-18 07:10
ADC16DX370 JESD204B串行链路的均衡优化
电子发烧友网站提供《ADC16DX370 JESD204B串行链路的均衡优化.pdf》资料免费下载
发表于 10-09 08:31
•1次下载
从JESD204B升级到JESD204C时的系统设计注意事项
电子发烧友网站提供《从JESD204B升级到JESD204C时的系统设计注意事项.pdf》资料免费下载
发表于 09-21 10:19
•2次下载
TI AFE8092 AFE8030 JESD204配置及调试手册- Part A
电子发烧友网站提供《TI AFE8092 AFE8030 JESD204配置及调试手册- Part A.pdf》资料免费下载
发表于 09-03 10:02
•3次下载
采用JESD204B的LMK5C33216超低抖动时钟同步器数据表
电子发烧友网站提供《采用JESD204B的LMK5C33216超低抖动时钟同步器数据表.pdf》资料免费下载
发表于 08-21 10:47
•0次下载
一种连接数据转换器和逻辑器件的高速串行接口—JESD204介绍
JESD204是一种连接数据转换器(ADC和DAC)和逻辑器件的高速串行接口,该标准的 B 修订版支持高达 12.5 Gbps
ESD204B接口建立同步链路的三个阶段
JESD204B标准提供一种将一个或多个数据转换器与数字信号处理器件接口的方法(通常是ADC或DAC与FPGA接口),相比于通常的并行数据传输,这是一种更
发表于 03-20 11:33
•1043次阅读
JESD204B的常见疑问解答
问:什么是8b/10b编码,为什么JESD204B接口需使用这种编码?
答:无法确保差分通道上的直流平衡信号不受随机非编码串行数据干扰,因为很有可能会传输大量相反的1或0数据。通过串行
发表于 01-03 06:35
评论