- Load:0 second
- Duration:0 second
- Size:0x0
- Volume:0%
- Fps:60fps
- Sudio decoded:0 Byte
- Video decoded:0 Byte
该视频将为观众介绍JESD204B接口中的眼图测量。JESD204是一种连接数据转换器(ADC和DAC)和逻辑器件的高速串行接口,该标准的 B 修订版支持高达 12.5 Gbps串行数据速率,并可确保 JESD204 链路具有可重复的确定性延迟。随着转换器的速度和分辨率不断提升,JESD204B接口在ADI高速转换器和集成RF收发器中也变得更为常见。此外,FPGA和ASIC中灵活的串行器/解串器(SERDES)设计正逐步取代连接转换器的传统并行LVDS/CMOS接口,并用来实现 JESD204B物理层。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
收发器
+关注
关注
10文章
3519浏览量
106355 -
测量
+关注
关注
10文章
4980浏览量
111989 -
数据转换器
+关注
关注
1文章
367浏览量
28207
发布评论请先 登录
相关推荐
JESD204B有专用于ADC/DAC和FPGA或ASIC的接口吗?
请问各位大侠:JESD204B专用于ADC/DAC和FPGA或ASIC的接口吗,该接口同Rapid/PCIe的物理层Serdes接口有何区别,谢谢!
发表于 02-08 09:10
JESD204B使用说明
能力更强,布线数量更少。 本篇的内容基于jesd204b接口的ADC和FPGA的硬件板卡,通过调用jesd204b ip核来一步步在FPGA内部实现高速ADC数据采集,jesd204b

Altera JESD204B IP核和TI DAC37J84硬件检查报告
电子发烧友网站提供《Altera JESD204B IP核和TI DAC37J84硬件检查报告.pdf》资料免费下载
发表于 12-10 14:53
•0次下载

TI ADS42JB69系列JESD204B ADC与Altera FPGA的互操作性
电子发烧友网站提供《TI ADS42JB69系列JESD204B ADC与Altera FPGA的互操作性.pdf》资料免费下载
发表于 12-10 14:27
•0次下载

调试ADS52J90板卡JESD204B接口遇到的问题求解
我在调试TI ADS52J90板卡JESD204B接口遇到的问题:
1、目前在应用手册中能看到LVDS的详细说明,但是缺少关于JESD204B的相关资料,能否提供相关JESD204B
发表于 11-28 06:13
ADS54J60与JESD204B建立链路成功,但有效数据全为0,为什么?
在配置ADS54J60采集数据并与JESD204B建立8224链路的过程中,严格按照ADC硬件复位、SPI写入、JESD204B核心复位的顺序进行,通过ILA(在线逻辑分析仪)抓取的波形数据来看
发表于 11-19 06:00
使用JESD204B接口,线速率怎么计算?
使用JESD204B接口,线速率怎么计算?在文档表9-2中线速率等于 fLINERATE=fs*R,如果我选择双通道设备,采样时钟fs为500MHz,在表8-17,中选择模式0,N&
发表于 11-18 07:10
如何配置LMK04828时钟芯片生成JESD204b需要的时钟?
你好!在使用ADS54J42EVM的过程中,我需要采用产品通过JESD204b以L=4, F=4, K=16和6.25G的线速率与FPGA通信,这需要ADS54J42EVM产生156.25Mhz
发表于 11-14 07:12
ADC16DX370 JESD204B串行链路的均衡优化
电子发烧友网站提供《ADC16DX370 JESD204B串行链路的均衡优化.pdf》资料免费下载
发表于 10-09 08:31
•1次下载

从JESD204B升级到JESD204C时的系统设计注意事项
电子发烧友网站提供《从JESD204B升级到JESD204C时的系统设计注意事项.pdf》资料免费下载
发表于 09-21 10:19
•4次下载

采用JESD204B的LMK5C33216超低抖动时钟同步器数据表
电子发烧友网站提供《采用JESD204B的LMK5C33216超低抖动时钟同步器数据表.pdf》资料免费下载
发表于 08-21 10:47
•0次下载

抓住JESD204B接口功能的关键问题
JESD204B是最近批准的JEDEC标准,用于转换器与数字处理器件之间的串行数据接口。它是第三代标准,解决了先前版本的一些缺陷。该接口的优势包括:数据接口路由所需电路板空间更少,建立

评论