JESD204B接口中的眼图测量方法
该视频将为观众介绍JESD204B接口中的眼图测量。JESD204是一种连接数据转换器（ADC和DAC）和逻辑器件的高速串行接口，该标准的 B 修订版支持高达 12.5 Gbps串行数据速率，并可确保 JESD204 链路具有可重复的确定性延迟。随着转换器的速度和分辨率不断提升，JESD204B接口在ADI高速转换器和集成RF收发器中也变得更为常见。此外，FPGA和ASIC中灵活的串行器/解串器(SERDES)设计正逐步取代连接转换器的传统并行LVDS/CMOS接口，并用来实现 JESD204B物理层。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
收发器
+关注
关注
10文章
3382浏览量
105827 -
测量
+关注
关注
10文章
4752浏览量
111088 -
数据转换器
+关注
关注
1文章
357浏览量
27968
发布评论请先 登录
相关推荐
如何配置LMK04828时钟芯片生成JESD204b需要的时钟？
你好！在使用ADS54J42EVM的过程中，我需要采用产品通过JESD204b以L=4, F=4, K=16和6.25G的线速率与FPGA通信，这需要ADS54J42EVM产生156.25Mhz
发表于 11-14 07:12
ADC16DX370 JESD204B串行链路的均衡优化
电子发烧友网站提供《ADC16DX370 JESD204B串行链路的均衡优化.pdf》资料免费下载
发表于 10-09 08:31
•1次下载
从JESD204B升级到JESD204C时的系统设计注意事项
电子发烧友网站提供《从JESD204B升级到JESD204C时的系统设计注意事项.pdf》资料免费下载
发表于 09-21 10:19
•0次下载
采用JESD204B的LMK5C33216超低抖动时钟同步器数据表
电子发烧友网站提供《采用JESD204B的LMK5C33216超低抖动时钟同步器数据表.pdf》资料免费下载
发表于 08-21 10:47
•0次下载
抓住JESD204B接口功能的关键问题
JESD204B是最近批准的JEDEC标准，用于转换器与数字处理器件之间的串行数据接口。它是第三代标准，解决了先前版本的一些缺陷。该接口的优势包括：数据接口路由所需电路板空间更少，建立
JESD204B的常见疑问解答
问：什么是8b/10b编码，为什么JESD204B接口需使用这种编码？
答：无法确保差分通道上的直流平衡信号不受随机非编码串行数据干扰，因为很有可能会传输大量相反的1或0数据。通过串
发表于 01-03 06:35
AD9683的引脚如何与zynq 7015芯片中的JESD204 ip核端口对应相连?
芯片上JESD204B协议对应的引脚（SYSREF、SYNCINB和SERDOUT）与ZYNQ7015芯片中的JESD204 IP核的端口对应相连。
发表于 12-15 07:14
ad9680 JESD204B接口rx_sync信号同步和失锁周期性出现怎么解决？
使用AD9680时遇到一个问题，AD9680采样率为1Gsps，JESD204B IP核的GTX参考时钟为250MHz，参数L=4，F=2，K=32，线速率为10Gbps，使用的为SYSREF
发表于 12-12 08:03
使用JESD204B连接AD9164时,CGS过程无法完成是什么原因导致？
我使用的是KC705板卡，调用了里面JESD204B的IP核，使用模式为interpolation值为4,4条链路，DAC频率为2.5GHZ，通道速度为6.25GHZ，出现的问题是：
帧同步过程
发表于 12-12 07:28
使用AD9163的时候遇到JESD204B的SYNC信号周期性拉低如何解决？
我在使用AD9163的时候遇到JESD204B的SYNC信号周期性拉低。通过读寄存器值如图，发现REG470和REG471都为0xFF，而REG472始终为0.不知有谁知道是什么原因？该如何解
发表于 12-04 07:30
工商网监
评论