实现JESD204B A/D转换器至FPGA设计的方法和技巧（3.3）
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
FPGA
+关注
关注
1625文章
21648浏览量
601478 -
转换器
+关注
关注
27文章
8607浏览量
146789 -
Xilinx
+关注
关注
71文章
2161浏览量
120928
发布评论请先 登录
相关推荐
如何配置LMK04828时钟芯片生成JESD204b需要的时钟？
你好！在使用ADS54J42EVM的过程中，我需要采用产品通过JESD204b以L=4, F=4, K=16和6.25G的线速率与FPGA通信，这需要ADS54J42EVM产生156.25Mhz
发表于 11-14 07:12
ADC16DX370 JESD204B串行链路的均衡优化
电子发烧友网站提供《ADC16DX370 JESD204B串行链路的均衡优化.pdf》资料免费下载
发表于 10-09 08:31
•1次下载
从JESD204B升级到JESD204C时的系统设计注意事项
电子发烧友网站提供《从JESD204B升级到JESD204C时的系统设计注意事项.pdf》资料免费下载
发表于 09-21 10:19
•0次下载
ADC34J4x具有JESD204B接口的四通道14位 50MSPS至160MSPS模数转换器数据表
电子发烧友网站提供《ADC34J4x具有JESD204B接口的四通道14位 50MSPS至160MSPS模数转换器数据表.pdf》资料免费下载
发表于 07-18 10:52
•0次下载
抓住JESD204B接口功能的关键问题
JESD204B是最近批准的JEDEC标准，用于转换器与数字处理器件之间的串行数据接口。它是第三代标准，解决了先前版本的一些缺陷。该接口的优势包括：数据接口路由所需电路板空间更少，建立与保持时序要求
JESD204B的常见疑问解答
的JESD204发布版中。
问：我为转换器分配的JESD204B通道在系统板上无法顺利路由至FPGA。交叉对太多，非常容易受串扰影响。能否
发表于 01-03 06:35
AD9683的引脚如何与zynq 7015芯片中的JESD204 ip核端口对应相连?
目前，我在设计中想使用ZYNQ 7015系列的FPGA，利用JESD204 IP核接收A/D转换器AD9683
发表于 12-15 07:14
ad9680 JESD204B接口rx_sync信号同步和失锁周期性出现怎么解决？
使用AD9680时遇到一个问题，AD9680采样率为1Gsps，JESD204B IP核的GTX参考时钟为250MHz，参数L=4，F=2，K=32，线速率为10Gbps，使用的为SYSREF
发表于 12-12 08:03
使用AD9163的时候遇到JESD204B的SYNC信号周期性拉低如何解决？
我在使用AD9163的时候遇到JESD204B的SYNC信号周期性拉低。通过读寄存器值如图，发现REG470和REG471都为0xFF，而REG472始终为0.不知有谁知道是什么原因？该如何解
发表于 12-04 07:30
JESD204B链路传输的影响因素
作者：Ian Beavers，ADI公司应用工程师 JESD204B串行数据链路接口针对支持更高速转换器不断增长的带宽需求而开发。作为第三代标准，它提供更高的通道速率最大值(每通道高达12.5
发表于 11-28 14:24
•0次下载
工商网监
评论