- Load:0 second
- Duration:0 second
- Size:0x0
- Volume:0%
- Fps:59fps
- Sudio decoded:0 Byte
- Video decoded:0 Byte
來自ADI公司和Xilinx公司的專家齊聚一堂,共同講解JESD204B介面標準的重要性,同時介紹它在A/D轉換器到FPGA設計中的作用。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
FPGA
+关注
关注
1633文章
21817浏览量
607140 -
转换器
+关注
关注
27文章
8765浏览量
148448 -
ADI
+关注
关注
146文章
45866浏览量
252815
发布评论请先 登录
相关推荐
JESD204B有专用于ADC/DAC和FPGA或ASIC的接口吗?
请问各位大侠:JESD204B专用于ADC/DAC和FPGA或ASIC的接口吗,该接口同Rapid/PCIe的物理层Serdes接口有何区别,谢谢!
发表于 02-08 09:10
TI ADS42JB69系列JESD204B ADC与Altera FPGA的互操作性
电子发烧友网站提供《TI ADS42JB69系列JESD204B ADC与Altera FPGA的互操作性.pdf》资料免费下载
发表于 12-10 14:27
•0次下载

调试ADS52J90板卡JESD204B接口遇到的问题求解
我在调试TI ADS52J90板卡JESD204B接口遇到的问题:
1、目前在应用手册中能看到LVDS的详细说明,但是缺少关于JESD204B
发表于 11-28 06:13
通过JESD204B与FPGA连接时,出现p/n交叉的情况,是否可以p/n交叉连接?
您好,下图左侧为FPGA核心板在底板上的接插件,通过JESD204B方式与ADC连接,但布线路径需要交叉。
这种情况应该如何处理?
方案1. 将差分线对内交叉连接,即FPGA的差分线
发表于 11-26 06:29
ADS54J60与JESD204B建立链路成功,但有效数据全为0,为什么?
在配置ADS54J60采集数据并与JESD204B建立8224链路的过程中,严格按照ADC硬件复位、SPI写入、JESD204B核心复位的顺序进行,通过ILA(在线逻辑分析仪)抓取的
发表于 11-19 06:00
在FPGA里面例化了8个jesd204B的ip核同步接收8块AFE芯片的信号,怎么连接设备时钟和sysref到AFE和FPGA?
各位有人用过AFE58JD48吗,我在FPGA里面例化了8个jesd204B的ip核同步接收8块AFE芯片的信号,怎么连接设备时钟和sysref到AFE和
发表于 11-18 07:51
使用JESD204B接口,线速率怎么计算?
使用JESD204B接口,线速率怎么计算?在文档表9-2中线速率等于 fLINERATE=fs*R,如果我选择双通道设备,采样时钟fs为500MHz,在表8-17,中选择模式0,N&
发表于 11-18 07:10
如何配置LMK04828时钟芯片生成JESD204b需要的时钟?
你好!在使用ADS54J42EVM的过程中,我需要采用产品通过JESD204b以L=4, F=4, K=16和6.25G的线速率与FPGA通信,这需要ADS54J42EVM产生15
发表于 11-14 07:12
ADC16DX370 JESD204B串行链路的均衡优化
电子发烧友网站提供《ADC16DX370 JESD204B串行链路的均衡优化.pdf》资料免费下载
发表于 10-09 08:31
•1次下载

从JESD204B升级到JESD204C时的系统设计注意事项
电子发烧友网站提供《从JESD204B升级到JESD204C时的系统设计注意事项.pdf》资料免费下载
发表于 09-21 10:19
•4次下载

抓住JESD204B接口功能的关键问题
JESD204B是最近批准的JEDEC标准,用于转换器与数字处理器件之间的串行数据接口。它是第三代标准,解决了先前版本的一些缺陷。该接口的优势包括:数据接口路由所需电路板空间更少,建立与保持时序要求

评论