频率规划技术可消除频谱中的干扰杂散信号
- Load:16.78 second
- Duration:851 second
- Size:480x270
- Volume:0%
- Fps:60fps
- Sudio decoded:0 Byte
- Video decoded:0 Byte
00:00/14:11
ADI公司开发出一种频率规划技术，与锁相环(PLL)设备结合使用时，可以消除输出频谱中的干扰杂散信号。了解该技术的详情、优势以及如何使用。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
ADI
+关注
关注
146文章
45867浏览量
253764 -
pll
+关注
关注
6文章
785浏览量
135499 -
频率
+关注
关注
4文章
1538浏览量
59556
发布评论请先 登录
相关推荐
ads58c28正常工作时，改变输入信号的频率，会有一根杂散信号与有用信号相向移动，为什么？
配置各种测试模式，结果均正确，正常工作时，改变输入信号的频率，会有一根杂散信号与有用信号相向移
发表于 02-12 08:12
ADC10D1500采样数据杂散的原因？
系列FPGA读取ADC的量化数据，使用Matlab对数据做FFT，观察信号频谱，在750MHZ处有明显杂散，该硬件电路板为个人设计电路板，现在找不到引起750M
发表于 01-08 07:22
ADS5407杂散较差的原因？
以往的项目中使用过（测试ADS5463，指标没问题，同样的信号在ADS5463中杂散大概在60dbc以上）。所以我觉得实验设备这一块问题应该也可以排除掉。
调节内部寄存器，开启偏
发表于 01-08 06:30
边带杂散和开关杂散的含义是什么？会对电路造成什么影响？
我在看ADC供电部分的时候，看到边带杂散和开关杂散这两词不知道它的含义。请问下大家它们的含义以及它们将会对电路造成什么影响？
谢谢大家了！！！！！
发表于 12-31 06:32
DAC3482存在杂散怎么解决？
当前DTRU产品中使用了DAC3482，故障率达到12%，从FPGA侧IQ数据到达DAC3482，从3482出口处测量到的信号，发现近端存在杂散。具体见下图所示。
另外做了如下实验:
1、将
发表于 12-16 06:23
DAC37J82输出频点48M处杂散无法减弱是什么原因？
我们调试DAC37J82，现在204B接口连接正常，输出信号中心频点正常，但是两侧48M处杂散很高，无法消除，帮分析一下原因。
信号为72
发表于 11-22 06:54
DAC39J82输出信号在140MHz频率存在杂散怎么解决？
在使用DAC39J82过程中我们发现DAC芯片在输出是0—500M频率信号时，在120MHZ以下没有没有杂散问题。在150M，200M，3
发表于 11-22 06:07
LMX2572EVM在测试评估版时，不同频率下整数边界杂散差别很大是为什么？
在测试评估版时，不同频率下整数边界杂散差别很大。
下表是100M鉴相频率下，偏离1M的杂散抑制
发表于 11-13 07:43
请问LMX2694-EP输出信号中有小数分频杂散该如何解决？
大家好，如下图所示，输出的1GHz信号近端有小数分频杂散，后发现有的频点没有，有的频点会更多，小数分频的分子分母是计算出来可以正好输出1GHz整数频率；
相关配置：环路滤波器是用的参
发表于 11-11 06:05
深入解析晶振时钟信号干扰源：寄生电容、杂散电容与分布电容
在现代电子电路设计中，晶振时钟信号的高频特性使得其容易受到各种干扰。其中，寄生电容、杂散电容和分布电容是影响晶振时钟
发表于 09-26 14:49
什么是无杂散动态范围 (SFDR)？为什么 SFDR 很重要？
非线性，大阻塞器可能会在 ADC 输出处产生不需要的杂散。这些不需要的杂散由图 2 中的紫色组件显示。
图 2. 该图以紫色显示不需要
发表于 09-11 15:48
工商网监
评论