使用JESD204B兼容型AD9250 A/D转换器进行快速原型开发
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
FPGA
+关注
关注
1625文章
21648浏览量
601478 -
转换器
+关注
关注
27文章
8607浏览量
146789 -
ADI
+关注
关注
144文章
45812浏览量
248505
发布评论请先 登录
相关推荐
ADC16DX370 JESD204B串行链路的均衡优化
电子发烧友网站提供《ADC16DX370 JESD204B串行链路的均衡优化.pdf》资料免费下载
发表于 10-09 08:31
•1次下载
从JESD204B升级到JESD204C时的系统设计注意事项
电子发烧友网站提供《从JESD204B升级到JESD204C时的系统设计注意事项.pdf》资料免费下载
发表于 09-21 10:19
•0次下载
LMK0482x超低噪声JESD204B兼容时钟抖动消除器数据表
电子发烧友网站提供《LMK0482x超低噪声JESD204B兼容时钟抖动消除器数据表.pdf》资料免费下载
发表于 08-21 09:19
•0次下载
抓住JESD204B接口功能的关键问题
更低，以及转换器和逻辑器件的封装更小。多家供应商的新型模拟/数字转换器采用此接口，例如ADI的AD9250。与现有接口格式和协议相比，JESD204B接口更复杂、
JESD204B的常见疑问解答
，使用JESD204B的双通道ADC。大部分情况下，双通道ADC针对两个转换器提供单个时钟输入。它将迫使ADC以同样的频率进行模拟采样。但对于某些特定的应用而言，这类器件也可能采用两个独立的输入时钟，每个时钟可
发表于 01-03 06:35
AD9683的引脚如何与zynq 7015芯片中的JESD204 ip核端口对应相连?
目前，我在设计中想使用ZYNQ 7015系列的FPGA，利用JESD204 IP核接收A/D转换器AD9683转换完成后的数据。但是
发表于 12-15 07:14
ad9680 JESD204B接口rx_sync信号同步和失锁周期性出现怎么解决？
always中的每个SYSREF都进行同步模式，发现当时AD9680配置完成，JESD204B IP核配置完成，启动SYSREF时钟产生，第一个时钟同步后rx_sync信号拉高一个SYSREF时钟周期
发表于 12-12 08:03
AD9680通过0x570和0X56E寄存器快速配置JESD204B，电路锁相环无法锁定，204B无法正常输出数据怎么解决？
9680测试评估中遇到问题：
按照数据手册中的配置步骤，关断链路，通过0x570和0X56E寄存器快速配置JESD204B，链路上电后，电路锁相环无法锁定，204B无法正常输出数据。
发表于 12-05 08:04
使用AD9163的时候遇到JESD204B的SYNC信号周期性拉低如何解决？
我在使用AD9163的时候遇到JESD204B的SYNC信号周期性拉低。通过读寄存器值如图，发现REG470和REG471都为0xFF，而REG472始终为0.不知有谁知道是什么原因？该如何解
发表于 12-04 07:30
JESD204B链路传输的影响因素
作者：Ian Beavers，ADI公司应用工程师 JESD204B串行数据链路接口针对支持更高速转换器不断增长的带宽需求而开发。作为第三代标准，它提供更高的通道速率最大值(每通道高达12.5
发表于 11-28 14:24
•0次下载
工商网监
评论