声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
转换器
+关注
关注
27文章
8311浏览量
143714 -
SAR
+关注
关注
3文章
364浏览量
45664 -
adc
+关注
关注
97文章
5715浏览量
540688
发布评论请先 登录
相关推荐
德州仪器品牌高速 ADC (≥10MSPS) 数模转换器ADC12D1600QML-SP 低功耗、高性能CMOS模数转换器
耐辐射加固保障 (RHA)、300krad、陶瓷、12 位、双通道 1.6GSPS 或单通道 3.2GSPS ADC
ADC12D1600QML是一款低功耗、高性能CMOS模数转换器,可在交错模式
发表于 02-27 17:23
请问AD7626与FPGA如何对接?
AD7626的数字接口分为自时钟模式和回波时钟模式。
但是作为FPGA只能提供一个连续的250M clk+/-,因此存在以下2个问题:
在回波时钟模式下,AD7626没有提供帧头,FPGA接收
发表于 12-22 06:34
关于AD7626 VCM输出的疑问求解
大家好,上图是我根据AD7626手册设计的电路图,[size=13.3333339691162px]设计使用ADA4932-1来驱动AD7626,拿到板子时,测试没有问题,一切管脚电压都ok
发表于 12-19 07:09
AD7626手册上是10M转换速率,是只有这一种工作模式吗?
1、AD7626手册上是10M转换速率,是只有这一种工作模式吗?
2、尝试用fpga实现数据采集接口,采取回波模式,预设一次转换200ns,clk输出100M
发表于 12-15 07:15
AD7626运行时模拟信号波形变得很差怎么解决?
1、我的板子上共有8块AD7626,外部电路配置完全相同,电路图如下图示:
2、当FPGA未对AD施加CNV、CLK控制信号时,正常的模拟信号输入波形如下图示:
3、当FPGA对任意一路AD施加
发表于 12-11 07:03
请问AD7626 FPGA LVDS电平标准如何选择?
我需要用 Xilinx FPGA 与 AD7626 接口,之间有 CNV、CLK、DCO、D 四对 LVDS 信号,请问 FPGA 里应该采用怎样的 LVDS 电平标准与 AD7626 匹配?
发表于 12-08 07:24
求助,关于AD8139共模电压及使用的问题
我在设计用AD8139作为AD7626的驱动器,AD8139和AD7626均是单电源+5V供电,AD8139单端转差分方式(AD8139反相输入端接地或固定电压),被采集信号电压范围0~4.8V
发表于 11-22 07:55
LTC2208是一款130Msps、采样16位A/D转换器
LTC®2208 是一款130Msps、采样 16 位 A/D 转换器,专为对具有高达 700MHz 输入频率的高频、宽动态范围信号进行数字化处理而设计。可以利用 PGA 前端对该 ADC 的输入范围实施优化。
AD9460BSVZ-105 AD品牌 模数转换器 - ADC 16位、80 MSPS/105 MSPS ADC
AD9460是一款16位单芯片采样模数转换器(ADC),内置一个片内采样保持电路,专门针对高性能、小尺寸和易用性进行了优化。该器件的采样速率高达105
发表于 09-18 17:13
核芯互联发布输入摆幅高达8.192Vpp的高速SAR ADC芯片CL1626
CL1626是一款16位、10MSPS的电荷再分配逐次逼近型(SAR)模数转换器(ADC),硬件上可以完全兼容AD7626。
评论