设计2层板，你需要记住如下7个设计规则

本文的作者为大名鼎鼎的高速数字信号完整性专家Eric Bogatin，他是Signal Integrity Journal的技术编辑和Teledyne LeCroy信号完整性学院的院长，他还是美国科罗拉多大学博尔德分校ECEE部门的兼职教授 。

下面是翻译自“Signal Integrity Journal“的一篇文章。

如果用面包板/杜邦线连接就能够让你的电路正常工作，那么用电路板来实现就不用考虑太多，只需要做到尽可能低的成本、方便生产和测试即可。但如果性能很重要，用面包板的简单互连无法满足要求，或者你想养成良好的设计习惯，即便设计2层板，你也需要记住如下7个设计规则。

多数的2层电路板很难达到非常高的性能。一般来讲，仅用2层电路板是很难对BGA封装的器件（例如FPGA或高端微处理器）进行布线的。所以我们不谈高端主板，但很多的消费类产品，比如微控制器和物联网应用都是采用2层板构建的。

Ericr认为，即便市场上广被使用，历史悠久的2层板 -Arduino Uno板（见下面的图1）在本文强调的7个好习惯方面都做的不够，存在着很大的改进空间。

我们试图避免的两个问题：

PCB设计中的原理图只是标识了设计中使用的元器件以及它们之间的连接方式，并没有说明设计的信号或电源完整性性能，也就是说原理图中没有考虑实际的连线导致的一系列非理想的问题。

一旦在PCB上通过走线、过孔等对电信号建立了连接，实际达到的产品性能只会偏离理想值，会产生恶化，有可能会出现许多信号和电源完整性方面的问题，但两个最常见且影响最大的问题就是：

由信号和返回路径环路之间的互感（地弹）导致的交调/串扰（Crosstalk）

由于瞬态电流比较大的摆动导致的供电电源上的开关噪声

图2为Arduino Uno板上测得的由于多个数字输出同时“开”/“关”导致的接地反弹。

电路板的物理设计（包括布局、布线）目标就是遵循一些设计规则来尽可能减少这两个问题。你前期做的分析越多，风险也就会越低，你的设计第一次成功的概率也就越高。如果不做详细的分析（建议每个硬件工程师都养成详尽分析的习惯），我们只能遵循一些通用的设计规则，以降低这些问题给产品带来的风险。

我们可以养成如下7种好习惯，这些习惯虽然不能保证成功，但一定会降低失败的风险。

习惯1：使用6mil宽的信号走线、20mil宽的电源走线和13mil的过孔直径

你要以最低的成本去打板（尤其是快板），这就是国内PCB板厂要求的最小设计规则，在设计中按照上面的参数设定布线规则，可以在任何一家工厂生产你的电路板了，低于这些参数就会有风险，高于这些参数可能会导致布线困难。

工程师总喜欢用尽可能细的走线来设计较高密度的电路并且不增加成本。你也许认为6mil的走线太细了，但它可以承载1A的直流电流而不会导致明显的温升。在1盎司的铜中每英寸的电阻为80毫欧姆，大多数应用中，即便1欧姆的串联电阻（相当于12英寸的走线长度）是不会影响到系统的性能的，因此对于低于1GHz的信号，可以不用考虑这方面的损耗。

使用标准62mil厚的双层板的6mil线宽，其特征阻抗约为150欧姆。如果上升时间足够短或连线长度足够长必须需要端接，只要走线还在板子上，对于150欧姆走线的端接和50欧姆走线的端接是一样容易的，并且功耗还会更小。

1盎司铜线中的20mil宽的走线可以承载3A的直流电流且不会导致明显的温升。其串联电阻约为25毫欧/英寸， 4英寸长的电源走线仅具有0.1欧姆的串联电阻，完全可以忽略。如果需要承载超过3A的电源走线，可以将线宽增加到100mil，能够支持到10A的DC电流。

在Eric的一个实验中，测试了在电路板上炸掉PCB上的走线所需的电流量，使用了如图3所示的电路板。

习惯2：元器件、重要的信号线、电源走线放在顶层（Top layer），地回路放在底层（Bottom layer）。

这样调试的时候比较容易跟踪信号路径，一目了然，可以通过线宽来判断哪些是信号线、哪些是电源线。如果信号走线下面有连续的返回路径，即便返回路径比较长，也不会影响到板子的性能。最简单的方法是在电路板的底层使用坚固的“地平面”。

习惯3：元器件要合理布局以便信号走线不要拥挤，且信号走线间尽可能分开。

在元器件已经布局的情况下，信号走线要尽可能分开以减少线间串扰。走线具有相当高的特征阻抗，由于它们远离返回平面，它们之间会有一些串扰，临近的信号距离越近，串扰越严重。在保持最近间距的情况下，近端串扰可高达25％。将走线尽可能分开能减少近端串扰。

习惯4：当您需要在底层（Bottom layer）铺设“交叉下方”时，要尽可能短；如果不能缩短，就要在上面添加一条带子。

为获得最佳的性能，需要为每条信号线提供一个低阻抗的返回路径，以降低相邻信号返回路径对之间的互感。如果需要在地平面中走信号线，那就必须在其周围设置隔离间隙。在该间隙上方布线的信号走线将在返回路径中出现间隙并且与跨越间隙的其它信号产生串扰。

最小化这个问题的方法就是要让这个间隙尽可能短，这样返回电流只需要绕行很短的路径。当这个间隙不得不比较长时，就需要添加一个跳过顶层间隙的返回路径。图4显示了2个“交叉下方”的间隙示例，其中返回带在顶层布线。

习惯5：将去耦电容尽可能靠近IC的电源引脚，并尽可能降低环路电感

在最小的空间中使用最大尺寸的电容器，其耐压至少是供电电压的2倍。比较常用的是22uF的MLCC电容。电容的大小取决于去耦的元件的电流消耗。经验值 -22uF能够应付22mA的瞬态电流，这时电压降很低。

电容的容量不是太重要，而更重要的是IC的电源和接地引脚与去耦电容之间的环路电感要尽可能的低，这通常意味着电容器要尽可能靠近IC引脚，并在电源和gnd路径上使用短而宽的走线。一个例子如图5所示。

习惯6：在所有的连接器上，要尽可能为每个数字信号分配一个返回回路。

导致地弹或开关噪声的一个因素是多个信号线共享相同的返回引脚。在许多连接器中，可能多个信号线进行开关切换的时候只有1或2个返回引脚，这样极容易导致地弹。Arduino板子的插头引脚就存在这个问题 - 只有1个接地引脚，而却有13个数字I/O进行开关切换。

习惯7：不要盲从两个流行的设计规则：

不要对每个电源引脚都使用三个不同值（10uF、1uF、0.1 uf）的组合。因为这样做不解决任何问题，相反，如果不仔细可能会带来其它问题。如果空间允许，可以全部使用22uF的电容，并在布线的时候保证低回路电感。

切勿使用铜填充。它没有解决问题，有时会产生其他问题。电源线不要使用铜填充， 而是用走线来做。这样你可以跟踪电源路径以验证连接和调试。从IC到去耦电容，保持低回路电感非常重要。即便10A的直流电流，也只需要100mil宽的走线。

如果是“地平面”填充，可以使用底层（bottom layer）用作地平面并仔细处理返回路径。在顶层（top layer）不要用铜填充来接地。这样很容易导致返回路径不连续而且不易察觉。

不要认为添加了连接到地的铜填充就会减少串扰。如果已经有连续的、不重叠的返回路径，即便是没有任何填充，串扰也会很低。如果你能够在信号走线之间有空间进行铜填充，则说明走线之间的间距已经足够大到串扰可以小到忽略不计。除非你能正确处理填充，否则它通常会增加串扰，而不是减少它。

总结：

遵循这些设计要领并不能保证产品的成功，它们将会降低由于串扰或电源上的噪声导致产品发生故障的风险。

作者Eric让自己的学生尝试着对Arduino Uno板子的设计根据上述的规则做进一步的改进，下图就是改进后的PCB板图：

你会注意到这个新的设计包含了上述的所有的7个要点：

信号宽6mil，电源走线的线宽为20mil，信号过孔为13mil；

红色的第1层是元器件、信号和电源线。蓝色的底层为坚实的地平面；

信号走线尽可能地分开；

在交叉下方布置在地平面中的情况下，间隙保持较短，当它们较长时，使用了返回带；

去耦电容靠近电源引脚，具有低电感的电源和地的环路；

在插头引脚中，额外的一排接地连接被添加到数字引脚的外部。使用Arduino插头引脚的标准尺寸，但增加了外排引脚；

任何层上都没有使用铜填充，只用了一个值的去耦电容。

除了降低信号和电源完整性问题风险的最佳设计实践外，该板还增加了4个其它重要的提升设计的动作：

多个LED指示灯能够显示每路电源的供电状态和一些数字功能；

添加了用以隔离的跳线，可以隔离某些电路的电源，方便调试；

针对一些重要的信号添加了测试点及相应的回路，方便使用具有弹簧尖端或同轴尖端的10x探针；

更直观的丝印信息，方便板子的安装、测试。

在设计中养成这些好的设计习惯，有助于降低设计风险、增加板子一次就能成功的概率。