时序分析基本概念介绍
今天我们要介绍的时序分析概念是Combinational logic. 中文名组合逻辑单元。这是逻辑单元的基本组成器件。比如我们常见的and, or, not, nand,nor等门电路。对于组合逻辑来说，输出只是当前输入逻辑电平的函数（有延时），与电路的原始状态无关。当前电路输入信号任何一个发生改变，输出都将发生改变。
AND, OR, NOT是最基本的门电路，NAND与NOR是通用门电路，可以实现任何其他组合逻辑电路。还有一些常见的复杂组合逻辑电路，比如全加器，数据选择器，译码器等等。
下表是常见的逻辑门电路示意图：
对于组合逻辑单元，每个输入pin和输出pin都会存在一个timing arc关系，这也是我们平时说的cell的delay.
如下图所示：
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
逻辑电路
+关注
关注
13文章
494浏览量
42698
发布评论请先 登录
相关推荐
时序分析基本概念介绍——时序库Lib，除了这些你还想知道什么？
时序分析基本概念介绍——时序库Lib。用于描述物理单元的时序和功耗信息的重要库文件。lib库是最
时序分析基本概念介绍——花一样的“模式”
SE是scan enable信号，它控制着scan cell的工作模式。从图中可以看出，SE，SI，D端通过一个Mux实现工作模式的切换。当SE输入为0时，scan cell工作在普通模式下，相当于是普通的flop；当SE输入为1时，scan cell就进入scan模式，相当于一个移位寄存器。
时序分析基本概念介绍<Latency>
今天要介绍的时序分析基本概念是Latency, 时钟传播延迟。主要指从Clock源到时序组件Clock输入端的延迟时间。
时序分析基本概念介绍<generate clock>
今天我们要介绍的时序分析概念是generate clock。中文名为生成时钟。generate clock定义在sdc中，是一个重要的时钟概念
时序分析基本概念介绍—Timing Arc
今天我们要介绍的时序基本概念是Timing arc，中文名时序弧。这是timing计算最基本的组成元素，在昨天的lib库介绍中，大部分
时序分析基本概念介绍<wire load model>
今天我们要介绍的时序分析基本概念是wire load model. 中文名称是线负载模型。是综合阶段用于估算互连线电阻电容的模型。
时序分析基本概念介绍<ILM>
今天我们要介绍的时序分析基本概念是ILM， 全称Interface Logic Model。是一种block的结构模型。
时序分析基本概念介绍—花一样的“模式”
今天要介绍的时序基本概念是Mode（模式）. 这是Multiple Scenario环境下Sign off的一个重要概念。芯片的设计模式包括最基本的功能function模式，以及各种各
工商网监
评论